宛 然，張 陽，詹思維

（中國(guó)航空工業(yè)集團(tuán)公司西安航空計(jì)算技術(shù)研究所，陜西 西安 710065）

0 引言

隨著核心處理平臺(tái)的綜合化程度越來越高，其內(nèi)部各硬件單元的處理器節(jié)點(diǎn)數(shù)量逐漸增多，單片以太網(wǎng)交換芯片所提供的端口數(shù)量及交換容量已無法滿足系統(tǒng)內(nèi)交換需求。本文提出了一種基于兩片BCM5396以太網(wǎng)交換芯片級(jí)聯(lián)的設(shè)計(jì)方案，可靈活擴(kuò)展多路以太網(wǎng)接口，提高了系統(tǒng)內(nèi)以太網(wǎng)的交換能力。同時(shí)，由于本設(shè)計(jì)體積小、集成度較高、布局布線復(fù)雜，當(dāng)以太網(wǎng)數(shù)據(jù)傳輸流量達(dá)到設(shè)計(jì)上限時(shí)，以太網(wǎng)接口的物理特性將會(huì)對(duì)通信質(zhì)量產(chǎn)生明顯的影響。因此，對(duì)該方案交換機(jī)的每一個(gè)以太網(wǎng)接口進(jìn)行了信號(hào)一致性測(cè)試，驗(yàn)證傳輸鏈路上的電氣性能指標(biāo)是否滿足千兆以太網(wǎng)1000BASE-T標(biāo)準(zhǔn)要求。測(cè)試結(jié)果表明以太網(wǎng)交換機(jī)接口信號(hào)質(zhì)量達(dá)到標(biāo)準(zhǔn)要求，通信穩(wěn)定可靠，交換容量滿足設(shè)計(jì)指標(biāo)需求。

1 硬件設(shè)計(jì)

1.1 總體架構(gòu)

千兆以太網(wǎng)交換以2片BroadCom公司的BCM5396級(jí)聯(lián)作為交換核心，構(gòu)建了30路以太網(wǎng)交換網(wǎng)絡(luò)；主要硬件電路包括以太網(wǎng)交換電路、物理層（PHY）電路、變壓器電路、微處理器交換配置電路、電源轉(zhuǎn)換電路和時(shí)鐘電路等。

1.2 以太網(wǎng)交換電路

以太網(wǎng)交換電路由2片BCM5396網(wǎng)絡(luò)交換芯片級(jí)聯(lián)構(gòu)成。BCM5396是一款二層千兆以太網(wǎng)交換芯片，內(nèi)置16個(gè)1．25 G的SerDes/SGMII接口（串行千兆介質(zhì)獨(dú)立接口），最大交換容量為16 Gbps，可支持4 K MAC（介質(zhì)訪問控制）地址搜索表及9 728字節(jié)巨幀，支持SPI（串行同步通信接口）和EEPROM（帶電可擦可編程只讀存儲(chǔ)器）兩種配置接口。每片BCM5396的15個(gè)SGMII外接PHY芯片，1個(gè)SGMII接口通過軟件配置為SerDes模式作為級(jí)聯(lián)端口。

在本設(shè)計(jì)中，BCM5396通過SGMII接口連接PHY芯片進(jìn)行數(shù)據(jù)傳送。數(shù)據(jù)收發(fā)端各有一對(duì)差分信號(hào)線S_OUT+/-和S_IN+/-，發(fā)送和接收信號(hào)需要串聯(lián)0．1 uF或0．01 uF的AC耦合電容，在SGMII接口模式下發(fā)送端不需TXCLK時(shí)鐘輸入，MAC側(cè)BCM5396有參考時(shí)鐘，PHY無須提供接收端參考時(shí)鐘RXCLK，收發(fā)都可從數(shù)據(jù)中恢復(fù)參考時(shí)鐘。BCM5396通過管理配置接口MDC/MDIO對(duì)PHY芯片寄存器進(jìn)行輪詢?cè)L問，以控制PHY的行為或獲取 PHY 的狀態(tài)[1]。

BCM5396提供17個(gè)硬件配置管腳，可以通過外部上拉或下拉跳線設(shè)計(jì)完成交換芯片的初始化配置，省去軟件配置步驟。大部分硬件配置管腳可根據(jù)設(shè)計(jì)需要的功能、接口類型靈活選擇，在本設(shè)計(jì)中重點(diǎn)關(guān)注以下幾個(gè)配置管腳。

（1）AUTO_POLL_DIS管腳上拉關(guān)閉PHY輪詢功能。使用PHY輪詢功能時(shí)，交換芯片每個(gè)SGMII接口外接的PHY地址應(yīng)與SGMII接口順序一一對(duì)應(yīng)，否則交換芯片將無法讀寫PHY寄存器。由于本設(shè)計(jì)中交換芯片使用了級(jí)聯(lián)端口，無須外接PHY，因此應(yīng)關(guān)閉輪詢功能。

（2）CPU_EEPROM_SEL管腳上拉選擇SPI接口配置交換芯片，若該管腳下拉則選擇EEPROM配置。

（3）HW_FWDG_EN管腳上拉使能數(shù)據(jù)轉(zhuǎn)發(fā)功能。

1.3 PHY電路

PHY電路用來連接MAC層到物理媒介，實(shí)現(xiàn)對(duì)被發(fā)送和接收信息的編解碼及并串/串并轉(zhuǎn)換功能。物理層PHY芯片選用MARVELL公司生產(chǎn)的88E1111，支持10 Mbps、100 Mbps、1 000 Mbps 3種速率自協(xié)商，支持全雙工工作模式，與MAC層接口有GMII（吉比特介質(zhì)獨(dú)立接口）、RGMII（簡(jiǎn)化吉比特介質(zhì)獨(dú)立接口）、SGMII等類型，本設(shè)計(jì)中采用SGMII接口與MAC層連接。

88E1111有7個(gè)配置引腳CONFIG[6∶0]，其中大部分常量可通過軟件進(jìn)行配置，PHYADR[4∶0]、HWCFG_MODE[3∶0]、SEL_TWSI則需通過硬件配置完成。

PHYADR[4∶0]為PHY地址配置，每片BCM5396連接的15個(gè)PHY芯片按Port0至Port14的順序地址從“00000b”至“01110b”，每個(gè)PHY配置一個(gè)獨(dú)立地址。HWCFG_MODE[3∶0]為硬件配置模式，配置了88E1111的工作模式。本設(shè)計(jì)中88E1111工作在SGMII（不需參考時(shí)鐘）模式下，HWCFG_MODE[3∶0]=“0100b”。SEL_TWSI為接口選擇配置，為0時(shí)選擇MDC/MDIO接口，為1時(shí)選擇TWSI接口。本設(shè)計(jì)采用MDC/MDIO接口對(duì)PHY芯片寄存器進(jìn)行讀寫，因此SEL_TWSI=“0b”。

1.4 變壓器電路

變壓器電路用于實(shí)現(xiàn)信號(hào)耦合、信號(hào)增強(qiáng)、高壓隔離、電磁干擾抑制等功能。本設(shè)計(jì)選用“迅達(dá)”電子的雙路千兆以太網(wǎng)變壓器LT2808，可滿足以太網(wǎng)信號(hào)鏈路傳輸?shù)筒迦霌p耗、高返回?fù)p耗及電磁干擾（EMI）抑制要求，具有耐壓能力保護(hù)芯片避免雷擊感應(yīng)的浪涌損傷，同時(shí)可節(jié)約布板面積，實(shí)現(xiàn)差分信號(hào)的高效傳輸。

在設(shè)計(jì)變壓器電路時(shí)需注意PHY芯片發(fā)送、接收端的驅(qū)動(dòng)類型，通常分為電壓型PHY和電流型PHY。若使用電壓型PHY，則變壓器中心抽頭通過電容直接接地；若使用電流型PHY，則中心抽頭需上拉接偏置電壓，為PHY提供足夠的驅(qū)動(dòng)能力，否則將出現(xiàn)網(wǎng)絡(luò)通信故障。本設(shè)計(jì)采用的88e1111為電流型PHY芯片，因此將中心抽頭上拉至2．5 V電平。

1.5 微處理器交換配置電路

配置電路用來實(shí)現(xiàn)以太網(wǎng)交換電路的配置，完成以太網(wǎng)交換主從模式配置、程序加載方式配置、時(shí)鐘頻率配置、接口工作模式配置等功能，通常采用EEPROM或外部主機(jī)方式配置。本設(shè)計(jì)中采用微處理器進(jìn)行配置，具有低成本、低功耗、設(shè)計(jì)簡(jiǎn)單、可靠性高、靈活性高等優(yōu)點(diǎn)，除配置功能外，還可實(shí)現(xiàn)每路以太網(wǎng)端口的實(shí)時(shí)監(jiān)控，讀取端口連接狀態(tài)、連接速率、半雙工/全雙工狀態(tài)等寄存器信息，并通過I2C總線將監(jiān)控狀態(tài)上報(bào)給上位機(jī)，更有利于交換機(jī)板卡的調(diào)試維護(hù)及健康管理。

微處理器選用TI公司的CortexTM-M3系列芯片，最高工作頻率為80 MHz，內(nèi)置128 KB FLASH、20 KB SRAM，具有2個(gè)SPI串行同步通信接口、2個(gè)I2C串行通信接口、3個(gè)串行異步通信接口。采用1路SPI接口復(fù)用片選信號(hào)對(duì)兩片BCM5396進(jìn)行交換配置，微處理器為主設(shè)備，兩個(gè)交換芯片為從設(shè)備，微處理器可分時(shí)訪問2個(gè)交換芯片。

1.6 時(shí)鐘電路

以太網(wǎng)交換芯片各需提供2路2．5 V電平、25 MHz頻率的時(shí)鐘，PHY芯片時(shí)鐘采用8片2．5 V電平、25 MHz頻率的獨(dú)立時(shí)鐘源，頻率-溫度穩(wěn)定度≤±50 ppm，通過時(shí)鐘驅(qū)動(dòng)器為30片PHY提供時(shí)鐘。微處理器外部時(shí)鐘頻率為4～16 MHz，本設(shè)計(jì)中使用8 MHz時(shí)鐘輸入，經(jīng)鎖相環(huán)PLL倍頻后，系統(tǒng)時(shí)鐘為48 MHz。

1.7 電源轉(zhuǎn)換電路

交換機(jī)板卡外部輸入電壓為28 V直流電源，通過DC/DC隔離電源實(shí)現(xiàn)28 V到5 V的電源轉(zhuǎn)換。板卡的工作電源有 3．3 V、2．5 V、1．2 V，3．3 V 為微處理器及串口供電，采用1片線性電源TPS74401實(shí)現(xiàn)；2．5 V和1．2 V為交換芯片和PHY芯片供電，所需的最大電流為8．5 A和11 A，選用2片LTC公司的電源轉(zhuǎn)換芯片LTM4644，可提供的最大電流為16 A，滿足設(shè)計(jì)要求。

2 軟件設(shè)計(jì)

BCM5396可通過SPI接口和EEPROM接口進(jìn)行交換軟件配置，兩種接口復(fù)用同一管腳，通過寄存器CPU_EEPROM_SEL選擇接口模式。本設(shè)計(jì)中采用SPI接口配置方式，軟件開發(fā)環(huán)境為Keil5。

2.1 SPI接口

BCM5396的SPI接口分為快速和標(biāo)準(zhǔn)兩種模式，通過命令字區(qū)分，在實(shí)現(xiàn)中兩種模式不可同時(shí)使用，微處理器必須一直使用同一模式傳輸。

本設(shè)計(jì)中采用標(biāo)準(zhǔn)模式，MODE bit（bit4）=0，同時(shí)規(guī)定了bit[7∶5]=011 b。BCM5396作為一個(gè)單片系統(tǒng)，CHIP_ID=000 b。bit[0]為讀寫控制位，0表示讀，1表示寫。因此該模式中，讀操作命令字為60 h，寫操作命令字為61 h。

2.2 讀寫流程

標(biāo)準(zhǔn)SPI模式允許單字節(jié)讀和多字節(jié)寫操作，基于CPU輪詢方式監(jiān)視進(jìn)程。讀操作的格式為〈讀命令字〉 〈寄存器地址〉，寫操作的格式為〈寫命令字〉 〈寄存器地址〉 〈數(shù)據(jù)〉。BCM5396的寄存器采用分頁機(jī)制，每頁地址空間為256個(gè)字節(jié)，對(duì)某一寄存器進(jìn)行讀寫操作時(shí)，需要先定位至該寄存器的頁，再進(jìn)入寄存器位于頁的地址中。

當(dāng)讀一個(gè)寄存器時(shí)，首先讀SPI狀態(tài)寄存器（地址FEh）查詢SPIF是否為0，若為0，則在頁寄存器（地址FFh）寫入要讀取的寄存器的頁，再讀取該寄存器位于頁的地址，然后再次讀SPI狀態(tài)寄存器查詢RACK，RACK為1，則可以讀取SPI數(shù)據(jù)I/O寄存器，完成讀流程。

當(dāng)寫一個(gè)寄存器時(shí)，首先同樣是讀SPI狀態(tài)寄存器查詢SPIF是否為0，若為0，則在頁寄存器寫入要寫的寄存器的頁，再在該寄存器位于頁的地址中寫入要寫的數(shù)據(jù)，完成寫流程。

2.3 級(jí)聯(lián)初始化配置

BCM5396級(jí)聯(lián)端口初始化配置分為兩種方式。第一種是將級(jí)聯(lián)端口配置為SGMII模式，在該模式下兩片BCM5396的級(jí)聯(lián)端口有主從之分。具體配置操作為將主級(jí)聯(lián)端口對(duì)應(yīng)的Serdes / SGMII Control 1寄存器配置為0x01F0h，SGMII主從位配置為主，并使能自動(dòng)探測(cè)。從級(jí)聯(lián)端口無需進(jìn)行任何配置。第二種是將級(jí)聯(lián)端口配置為FIBER模式，在該模式下兩個(gè)級(jí)聯(lián)端口直連，不區(qū)分主從。具體配置操作為分別將兩個(gè)級(jí)聯(lián)端口對(duì)應(yīng)的Serdes /SGMII Control 1寄存器配置為0x01C0h，SGMII主從位配置為普通模式，關(guān)閉自動(dòng)探測(cè)，F(xiàn)IBER Serdes模式開啟。

在軟件設(shè)計(jì)中對(duì)以上兩種方式均進(jìn)行了驗(yàn)證，結(jié)果顯示FIBER模式下的級(jí)聯(lián)端口通信更加穩(wěn)定。

3 信號(hào)一致性測(cè)試驗(yàn)證

千兆以太網(wǎng)1000BASE-T標(biāo)準(zhǔn)使用4對(duì)雙絞線同時(shí)進(jìn)行雙向信號(hào)傳輸，測(cè)試時(shí)需對(duì)每個(gè)以太網(wǎng)接口的每對(duì)雙絞線都進(jìn)行測(cè)試。每對(duì)傳輸線上的數(shù)據(jù)傳輸速率達(dá)到250 Mbps，由于采用5電平的PAM5信號(hào)編碼方式，實(shí)際上每對(duì)差分線上的波特率為125 MBaud，因此可選用1 GHz以上帶寬示波器[2]。為了更方便地將每路千兆以太網(wǎng)RJ45接口上的信號(hào)引出，加入傳輸線模型，提供信號(hào)端接收并進(jìn)行以太網(wǎng)信號(hào)的分析，測(cè)試使用Agilent公司的N5395C以太網(wǎng)測(cè)試夾具并配合以太網(wǎng)一致性測(cè)試軟件。

千兆以太網(wǎng)1000BASE-T信號(hào)一致性測(cè)試項(xiàng)目主要有峰值電壓測(cè)試、模板測(cè)試、電平衰落測(cè)試、失真測(cè)試、共模電壓測(cè)試、主模式抖動(dòng)測(cè)試等，測(cè)試時(shí)需針對(duì)不同測(cè)試項(xiàng)目將被測(cè)以太網(wǎng)接口對(duì)應(yīng)的PHY芯片設(shè)置在不同測(cè)試模式下（Test Mode）。根據(jù)IEEE802．3以太網(wǎng)標(biāo)準(zhǔn)，Test Mode 1為發(fā)送波形測(cè)試，Test Mode 2為主模式發(fā)送抖動(dòng)測(cè)試，Test Mode 3為從模式發(fā)送抖動(dòng)測(cè)試，Test Mode 4為失真測(cè)試[3]。

3.1 峰值電壓、模板、電平衰落測(cè)試

峰值電壓、模板、電平衰落測(cè)試目的是為了驗(yàn)證以太網(wǎng)端口的驅(qū)動(dòng)能力，是否能夠?qū)⑿盘?hào)傳輸?shù)捷^遠(yuǎn)的距離，也是保證輸出端能夠發(fā)送標(biāo)準(zhǔn)的以太網(wǎng)電平，電平過低會(huì)導(dǎo)致驅(qū)動(dòng)能力不足，電平過高會(huì)在鏈路中引入其他故障或干擾[3]。

將被測(cè)以太網(wǎng)接口對(duì)應(yīng)的PHY芯片1000BASE-T控制寄存器設(shè)置為Test Mode 1，使用以太網(wǎng)一致性測(cè)試軟件進(jìn)行測(cè)試，波形如圖1所示。

圖1 峰值電壓、模板、電平衰落測(cè)試波形

按照IEEE802．3以太網(wǎng)標(biāo)準(zhǔn)要求，峰值電壓測(cè)試A、B點(diǎn)峰值電壓為670～820 mV，A、B點(diǎn)峰值電壓差值幅度小于1%，C、D點(diǎn)峰值電壓與A、B點(diǎn)峰值電壓平均值1/2的差值小于2%。模板測(cè)試要求以太網(wǎng)信號(hào)眼圖未壓模板。電平衰落測(cè)試要求G點(diǎn)、H點(diǎn)分別與F點(diǎn)、H點(diǎn)的電壓比值大于73．1%。實(shí)際測(cè)試結(jié)果均在電平要求范圍內(nèi)，測(cè)試通過。

3.2 失真測(cè)試

將被測(cè)以太網(wǎng)接口對(duì)應(yīng)的PHY芯片1000BASE-T控制寄存器設(shè)置為Test Mode 4，峰值失真電壓≤10 mV即測(cè)試合格。實(shí)測(cè)峰值失真電壓為2．9 mV。

3.3 共模電壓測(cè)試

共模電壓測(cè)試需在以太網(wǎng)的差分信號(hào)上增加外部擾動(dòng)信號(hào)，將被測(cè)以太網(wǎng)接口對(duì)應(yīng)的PHY芯片1000BASE-T控制寄存器設(shè)置為Test Mode 4，共模輸出電壓絕對(duì)值小于50 mV即測(cè)試合格。實(shí)測(cè)共模電壓為3．8 mV，測(cè)試通過。

3.4 主模式抖動(dòng)測(cè)試

抖動(dòng)過高會(huì)導(dǎo)致誤碼率增大，降低數(shù)據(jù)傳輸?shù)木_性，影響以太網(wǎng)網(wǎng)絡(luò)傳輸性能。

將被測(cè)以太網(wǎng)接口對(duì)應(yīng)的PHY芯片1000BASE-T控制寄存器設(shè)置為Test Mode 2，主從手動(dòng)配置使能位設(shè)置為手動(dòng)主從配置，主從配置位設(shè)置為主模式，使用以太網(wǎng)一致性測(cè)試軟件進(jìn)行測(cè)試。在無濾波條件下抖動(dòng)峰峰值小于1．4 ns，有濾波條件下抖動(dòng)峰峰值小于0．3 ns即測(cè)試合格。實(shí)測(cè)無濾波抖動(dòng)峰峰值為0．215 ns，有濾波抖動(dòng)峰峰值為0．186 ns，測(cè)試通過。

4 結(jié)語

本文設(shè)計(jì)了一種基于兩片BCM5396級(jí)聯(lián)擴(kuò)展30路端口的千兆以太網(wǎng)交換機(jī)，詳細(xì)闡述了交換機(jī)的硬件電路設(shè)計(jì)與軟件開發(fā)流程，介紹了千兆以太網(wǎng)1000BASE-T標(biāo)準(zhǔn)的信號(hào)一致性測(cè)試方法，并以此方法對(duì)交換機(jī)板卡的信號(hào)完整性進(jìn)行了測(cè)試驗(yàn)證。測(cè)試結(jié)果表明以太網(wǎng)交換機(jī)接口信號(hào)質(zhì)量達(dá)到標(biāo)準(zhǔn)要求，通信穩(wěn)定可靠，交換容量滿足設(shè)計(jì)指標(biāo)需求。但是，受限于芯片選型，本設(shè)計(jì)未能實(shí)現(xiàn)交換機(jī)的高度集成，布板面積略大，整體功耗略高。下一步將繼續(xù)開展小型化、低功耗交換機(jī)的設(shè)計(jì)研究。