向以鑫，張學(xué)新，張?jiān)?/p>

某模塊SOC芯片失效分析及改進(jìn)

向以鑫，張學(xué)新，張?jiān)?/p>

（中國電子科技集團(tuán)公司 第三十研究所，四川 成都 610041）

對某模塊在可靠性試驗(yàn)中，出現(xiàn)核心功能失效的故障現(xiàn)象進(jìn)行了研究。通過有限元仿真分析、金相切片分析結(jié)果，定位模塊故障原因?yàn)镾OC芯片存在較大比例焊點(diǎn)開裂現(xiàn)象。針對焊點(diǎn)開裂的原因，采用SOC芯片底部填充膠加固的改進(jìn)措施，建立對應(yīng)的有限元仿真模型，進(jìn)行模態(tài)計(jì)算、諧響應(yīng)分析，校核了改進(jìn)方案的可行性。并對加固后的模塊進(jìn)行可靠性試驗(yàn)、焊點(diǎn)切片分析，進(jìn)一步驗(yàn)證了模塊改進(jìn)措施的有效性。這種對芯片底部填充膠加固、有限元仿真分析校核、試驗(yàn)及切片驗(yàn)證的設(shè)計(jì)方法，對同類型芯片焊點(diǎn)加固設(shè)計(jì)具有參考意義。

SOC芯片；底部填充膠；焊點(diǎn)開裂；諧響應(yīng)分析

隨著電子技術(shù)的快速發(fā)展，電子產(chǎn)品不斷向小型化、輕量化方面發(fā)展，印制電路板集成度越來越高，促進(jìn)印制板上的器件向著微型化方向發(fā)展。球珊陣列封裝（Ball Grid Array，BGA）是一種常見的IC（Integrated Circuit，集成電路）封裝形式，具有體積小、電性能強(qiáng)和散熱性能好的優(yōu)勢。

在實(shí)際使用過程中發(fā)現(xiàn)，BGA封裝SOC（System on Chip，系統(tǒng)級芯片）等芯片會因焊點(diǎn)小、焊球匹配性等原因造成焊點(diǎn)出現(xiàn)應(yīng)力集中情況，使其焊后芯片在長期使用過程中出現(xiàn)焊點(diǎn)連接失效問題[1]。夏卓杰等[2]探究有限元方法在無鉛焊點(diǎn)可靠性研究方面的不足及解決辦法，為IC封裝領(lǐng)域無鉛焊點(diǎn)可靠性的研究提供理論支撐。楊雪霞等[3]根據(jù)不同焊點(diǎn)形狀建立三種3D有限元模型，采用Input-G方法將加速度曲線作為數(shù)值模型的載荷輸入，對BGA封裝件在板級跌落沖擊載荷下的可靠性進(jìn)行了分析。馮春苗等[4]為改善芯片焊點(diǎn)失效問題，采用底部填充技術(shù)，對芯片和線路板之間的空隙進(jìn)行底部填充補(bǔ)強(qiáng)。秦蘇瓊等[5]根據(jù)芯片組裝的要求，討論了底部填充膠在使用中的工藝要求以及缺陷分析方法。姜健等[6]研究了芯片在長膠、短膠（中間）、短膠（四角）和無膠四種不同點(diǎn)膠方式下，芯片管腿上應(yīng)力的大小。

本文針對模塊核心功能失效，建立失效分析和芯片底部填充膠有限元仿真模型，定位和解決模塊SOC芯片失效問題。

1 故障描述

某型模塊完成生產(chǎn)后，抽取24個(gè)模塊開展可靠性試驗(yàn)。在第8個(gè)周期高溫工作檢測點(diǎn)檢查時(shí)，出現(xiàn)5個(gè)模塊核心功能失效。現(xiàn)場查看模塊故障現(xiàn)象，均直觀顯示為測試項(xiàng)“模塊編號”或“自檢”失敗，發(fā)送測試指令，無法送達(dá)SOC芯片處理，重啟電源及恢復(fù)常溫后再次檢查，故障現(xiàn)象未消失。在故障模塊檢查過程中，按壓其SOC芯片等位置，故障現(xiàn)象消失。對部分故障模塊重新焊接SOC芯片后，問題消失。失效原因初步定位為SOC芯片焊點(diǎn)有開路。模塊外觀如圖1所示。

圖1 模塊外觀圖

2 模塊失效分析

2.1 有限元模型的建立

本文采用ANSYS Workbench軟件對模塊模態(tài)、諧響應(yīng)進(jìn)行仿真分析。

模型簡化：由于模塊印制板及元器件成分復(fù)雜，分析中對模型進(jìn)行適當(dāng)簡化處理，僅考慮關(guān)鍵部位質(zhì)量較大器件及重要器件[7]。為快速定位故障原因，忽略芯片封裝引腳和接插件的插針的影響，芯片、器件均簡化為固體塊。

材料賦值：仿真模型中印制板材料為FR-4，固定安裝螺釘材料為不銹鋼，SOC芯片為陶瓷封裝材質(zhì)，F(xiàn)PGA等芯片材料為塑料封裝外殼材質(zhì)，板間連接器和部分接插件材料為聚苯硫醚，其余質(zhì)量較大器件材料為工程塑料，主要材料的力學(xué)參數(shù)如表1所示。

表1 主要材料參數(shù)表

施加約束：對印制板上器件與印制板施加綁定接觸，安裝螺釘與印制板之間施加綁定接觸，4處安裝螺釘施加固定約束。

劃分網(wǎng)格：模塊有限元網(wǎng)格劃分節(jié)點(diǎn)數(shù)304781個(gè)，單元數(shù)178627個(gè)，網(wǎng)格模型及計(jì)算坐標(biāo)系如圖2所示。

圖2 模塊有限元網(wǎng)格模型及坐標(biāo)系

施加載荷：模塊可靠性試驗(yàn)每個(gè)周期中的第12～18 h中環(huán)境溫度為50℃，需承受三個(gè)相互垂直軸向各30 min的振動(dòng)應(yīng)力，加速度載荷4.2，頻率范圍5～500 Hz。結(jié)合可靠性試驗(yàn)中失效模塊出現(xiàn)的位置，分析發(fā)現(xiàn)所有失效模塊均為承受方向振動(dòng)時(shí)出現(xiàn)故障，其余兩個(gè)方向模塊均未出現(xiàn)故障，因此，有限元模型只分析方向激勵(lì)載荷的影響。

2.2 模態(tài)分析

模態(tài)分析是一種確定結(jié)構(gòu)振動(dòng)特性的技術(shù)，是結(jié)構(gòu)動(dòng)力學(xué)分析的基礎(chǔ)，用于分析結(jié)構(gòu)的自振頻率特性，包括固有頻率和振型及模態(tài)參與系數(shù)[8]。本文研究的模塊可以等效為一個(gè)多自由度線性系統(tǒng)，工作過程中承受裝甲環(huán)境的作用，模塊的動(dòng)力學(xué)方程為：

進(jìn)行無阻尼模態(tài)分析是經(jīng)典的特征值問題，模塊此時(shí)的阻尼矩陣和激勵(lì)載荷均為零，位移為正弦函數(shù)，無阻尼簡諧振動(dòng)的運(yùn)動(dòng)學(xué)方程可簡化為：

由式（2）可得特征方程為：

本文采用振型疊加法，使用Block Lanczos法提取特征值，計(jì)算模塊的固有頻率及相應(yīng)的振型?？紤]模塊工作頻率最高為500 Hz，計(jì)算時(shí)重點(diǎn)關(guān)注該模塊低于500 Hz的固有頻率值。

由計(jì)算結(jié)果可知，模塊低于500 Hz的固有頻率僅有1階固有頻率480.32 Hz，其模態(tài)振型如圖3所示。由圖3可知，當(dāng)外部激勵(lì)的頻率與模塊固有頻率接近時(shí)，將引起模塊出現(xiàn)共振現(xiàn)象，模塊呈現(xiàn)中間彎曲變形，SOC芯片沿方向兩端焊點(diǎn)承受較大的拉伸形變，容易引起焊點(diǎn)出現(xiàn)結(jié)構(gòu)破壞。

圖3 模塊1階模態(tài)振型

2.3 諧響應(yīng)分析

諧響應(yīng)分析是一種確定結(jié)構(gòu)在正弦（簡諧）激勵(lì)載荷作用下系統(tǒng)穩(wěn)態(tài)響應(yīng)的技術(shù)，用于分析結(jié)構(gòu)在激勵(lì)載荷作用下的結(jié)構(gòu)響應(yīng)和不同頻率激勵(lì)載荷下的動(dòng)態(tài)特性[8-9]。模塊諧響應(yīng)分析的基本動(dòng)力學(xué)方程見式（1），此時(shí)式中的{}矩陣和{}矩陣是簡諧的，有：

將式（4）求導(dǎo)代入式（1），整理得諧響應(yīng)分析的運(yùn)動(dòng)方程為：

本文采用模態(tài)疊加法對模塊進(jìn)行諧響應(yīng)分析，響應(yīng)頻率范圍結(jié)合模態(tài)分析結(jié)果取300～550 Hz，在固定約束上施加沿方向的加速度載荷，相位角0°，子步數(shù)50步。由仿真結(jié)果可得，SOC芯片中點(diǎn)位置的加速度－頻率曲線如圖4所示。模塊在1階固有頻率附近應(yīng)力值最大，出現(xiàn)在SOC芯片焊點(diǎn)位置，如圖5所示。

由圖4、圖5可知，SOC芯片在模塊1階固有頻率480 Hz附近出現(xiàn)共振現(xiàn)象，此時(shí)SOC芯片加速度最大放大49.8倍，SOC芯片最大應(yīng)力值出現(xiàn)在4個(gè)角上，為41.30 MPa，超出SOC芯片焊接材料Sn63Pb37在環(huán)境溫度50℃條件

下的許用應(yīng)力值22.96 MPa[10]，在此外部激勵(lì)下，焊點(diǎn)容易出現(xiàn)開裂。

圖4 SOC芯片在Z方向加速度－頻率響應(yīng)曲線

圖5 SOC芯片焊點(diǎn)沿Z方向最大應(yīng)力云圖

2.4 SOC芯片切片分析

為判斷焊點(diǎn)是否開裂，將失效模塊送中國賽寶實(shí)驗(yàn)室對SOC芯片焊球引腳沿軸方向進(jìn)行剖片分析，如圖6所示，可知，SOC芯片焊球與芯片基板位置存在開裂情況。

圖6 失效SOC芯片切片分析結(jié)果

3 改進(jìn)方案及驗(yàn)證

3.1 改進(jìn)方案

針對SOC芯片焊點(diǎn)在方向振動(dòng)應(yīng)力值超出焊料許用應(yīng)力值、導(dǎo)致焊點(diǎn)開裂的現(xiàn)象，同時(shí)改善芯片焊點(diǎn)存在變截面的設(shè)計(jì)弱點(diǎn)，在SOC芯片底部填充某型環(huán)氧樹脂膠進(jìn)行加固，施膠工藝為L形填充，如圖7所示。

圖7 SOC芯片填充加固示意圖

3.2 改進(jìn)方案仿真分析

模型簡化：根據(jù)模塊失效原因?yàn)镾OC芯片焊點(diǎn)有開路，對SOC芯片有限元模型進(jìn)行合理細(xì)化，結(jié)合切片分析焊點(diǎn)形狀，在SOC芯片和印制板之間建立100個(gè)碗型焊點(diǎn)，按照改進(jìn)方案建立模塊SOC芯片底部填充加固后的模型。

新增材料賦值：環(huán)氧樹脂膠密度1.2 g/cm3，彈性模量2.6 GPa，泊松比0.38。

施加約束：對印制板上器件與印制板施加綁定接觸，SOC芯片焊點(diǎn)與印制板及SOC芯片施加綁定接觸，環(huán)氧樹脂膠與焊點(diǎn)、芯片及印制板施加綁定接觸，安裝螺釘與印制板之間施加綁定接觸，4處安裝螺釘施加固定約束。

劃分網(wǎng)格：對焊點(diǎn)和底部填充環(huán)氧樹脂膠處的網(wǎng)格進(jìn)行合理控制，網(wǎng)格單元尺寸0.1 mm，模塊有限元網(wǎng)格劃分節(jié)點(diǎn)數(shù)834487個(gè)，單元數(shù)512279個(gè)，網(wǎng)格模型如圖8所示。

模態(tài)分析：對模塊前6階固有頻率進(jìn)行仿真分析，模塊1階固有頻率為677.9 Hz、模態(tài)振型如圖9所示，超出工作頻率500 Hz的范圍，模塊不易發(fā)生共振。

圖8 SOC芯片填充加固有限元網(wǎng)格模型

圖9 模塊1階模態(tài)振型

諧響應(yīng)分析：響應(yīng)頻率取300～550 Hz，子步數(shù)為50步。由仿真結(jié)果可知，模塊在500 Hz內(nèi)沒有共振點(diǎn)，SOC芯片中點(diǎn)位置的加速度曲線如圖10所示。模塊SOC芯片焊點(diǎn)在工作頻率500 Hz出現(xiàn)最大應(yīng)力值，如圖11所示。底部填充環(huán)氧樹脂膠在工作頻率500 Hz出現(xiàn)最大應(yīng)力值，如圖12所示。

圖10 SOC芯片在Z方向加速度－頻率響應(yīng)曲線

由圖10～12可知，SOC芯片在模塊工作頻率范圍內(nèi)未出現(xiàn)共振頻率，焊點(diǎn)最大應(yīng)力值為5.81 MPa，遠(yuǎn)低于焊接材料Sn63Pb37的許用應(yīng)力值，環(huán)氧樹脂膠最大應(yīng)力值為0.88 MPa，遠(yuǎn)低于材料的許用應(yīng)力值，SOC芯片底部填充環(huán)氧樹脂膠后焊點(diǎn)不會開裂。

圖11 SOC芯片焊點(diǎn)沿Z方向最大應(yīng)力云圖

圖12 環(huán)氧樹脂膠沿Z方向最大應(yīng)力云圖

3.3 改進(jìn)方案試驗(yàn)驗(yàn)證

重新抽取24個(gè)模塊，根據(jù)改進(jìn)方案對模塊SOC芯片進(jìn)行填膠加固后，保持原有裝夾方式和試驗(yàn)方法對模塊進(jìn)行12個(gè)周期的可靠性試驗(yàn)測試。模塊均通過了可靠性試驗(yàn)的驗(yàn)證。為排查焊點(diǎn)是存在潛在裂紋，抽取可靠性試驗(yàn)后的模塊送至中國賽寶實(shí)驗(yàn)室對SOC芯片截面1和截面2進(jìn)行剖片分析，由圖13、圖14切片結(jié)果及切片分析報(bào)告可知，SOC芯片焊點(diǎn)截面未出現(xiàn)開裂現(xiàn)象，驗(yàn)證了改進(jìn)方案合理、可行。

圖13 SOC芯片切片截面位置示意圖

圖14 SOC芯片代表性焊點(diǎn)切片分析結(jié)果

4 結(jié)束語

以某裝甲模塊SOC芯片失效為對象，利用有限元分析得出，SOC芯片失效原因?yàn)樵诠ぷ黝l率范圍內(nèi)芯片出現(xiàn)共振現(xiàn)象，導(dǎo)致焊點(diǎn)處應(yīng)力值超出焊點(diǎn)材料許用應(yīng)力值，出現(xiàn)焊點(diǎn)開裂現(xiàn)象。采用SOC芯片底部填充環(huán)氧樹脂膠的加固方式，降低芯片焊點(diǎn)受到機(jī)械應(yīng)力的影響。

經(jīng)過仿真校核和試驗(yàn)驗(yàn)證了結(jié)構(gòu)改進(jìn)措施可行有效，為芯片的加固設(shè)計(jì)提供有效的參考依據(jù)。

[1]何燕春，袁莓婷，米曦宇. BGA類元件點(diǎn)膠工藝技術(shù)研究[J]. 學(xué)術(shù)研究，2020（3）：156，159.

[2]夏卓杰，張亮，熊明月，等. 有限元數(shù)值模擬在BGA/QFP/ CCGA器件焊點(diǎn)可靠性研究中的應(yīng)用[J]. 電子與封裝，2020，20（2）：1-7.

[3]楊雪霞，肖革勝，樹學(xué)峰. 板級跌落沖擊載荷下無鉛焊點(diǎn)形狀對BGA封裝可靠性的影響[J]. 振動(dòng)與沖擊，2013，32（1）：104-107.

[4]馮春苗，張欲欣，付博彬. 軍用倒裝焊器件底部填充膠選型及驗(yàn)證方法討論[J]. 電子與封裝，2020，20（5）：1-4.

[5]秦蘇瓊，王志，吳淑杰，等. 芯片底部填充膠的應(yīng)用探討[J]. 電子工業(yè)專用設(shè)備，2017（265）：8-11.

[6]姜健，醋強(qiáng)一，張豐華，等. 元器件點(diǎn)膠方式對芯片可靠性的影響[J]. 機(jī)械研究與應(yīng)用，2018，31（2）：12-13，17.

[7]張?jiān)?，吳圣陶，曾柯杰，? 某電子設(shè)備隨機(jī)振動(dòng)疲勞壽命仿真分析[J]. 電子機(jī)械工程，2016，32（6）：25-28.

[8]鄭彬，鄂靖元. 發(fā)動(dòng)機(jī)連桿有限元模態(tài)分析及諧響應(yīng)分析[J]. 機(jī)械設(shè)計(jì)，2020，37（1）：98-101.

[9]龍慎文，王優(yōu)強(qiáng)，周亞博，等. 基于諧響應(yīng)分析的艉軸承動(dòng)態(tài)特性研究及靈敏度分析[J]. 機(jī)械傳動(dòng)，2019，43（5）：101-105.

[10]黃春躍，周德儉，李春泉. CCGA焊點(diǎn)熱循環(huán)加載條件下應(yīng)力應(yīng)變有限元分析[J]. 桂林電子工業(yè)學(xué)院學(xué)報(bào)，2001，21（3）：22-28.

Failure Analysis and Improvement of a Module SOC Chip

XIANG Yixin，ZHANG Xuexin，ZHANG Yun

(The 30th Research Institute, CETC, Chengdu 610041, China)

This paper analyzed the reason why the core function of a module failed in a reliability test. Finite element simulation and cross section analysis were adopted to determine reason of the failure which was proven to be a large proportion of solder joint cracking on soc chip. Based on causes of the solder joint cracking, we adopted underfill reinforcement for soc chip, set up corresponding finite element simulation model and made modal calculation and harmonic response analysis to verify feasibility of the improvement plan. In addition, effectiveness of the structural improvement measures was further approved by reliability tests for the reinforced module and solder joint section analysis. This design method with underfill reinforcement, finite element simulation analysis verification and test as well as section verification has reference significance for solder joint reinforcement design of the same type of chips.

SOC chip；underfill reinforcement；solder joint cracking；harmonic response analysis

TN607

A

10.3969/j.issn.1006-0316.2022.05.004

1006-0316 (2022) 05-0022-06

2022-01-19

向以鑫（1989－），男，重慶人，碩士研究生，工程師，主要從事電子設(shè)備結(jié)構(gòu)設(shè)計(jì)工作，E-mail：740799051@qq.com。