葉 強(qiáng),李華俊,李維斌

(核工業(yè)西南物理研究院聚變科學(xué)所，四川 成都 610041)

0 引 言

我國目前規(guī)模最大、參數(shù)最高的新一代核聚變試驗(yàn)研究裝置中國環(huán)流器2號M裝置(HL-2M)主供電系統(tǒng)包括4臺(tái)飛輪脈沖發(fā)電機(jī)組，其中2臺(tái)80 MVA機(jī)組(1#、2#)通過變壓器和不可控整流設(shè)備為環(huán)向場線圈供電；125 MVA(3#)和300 MVA(4#)機(jī)組經(jīng)變壓器和可控硅變流單元為極向場線圈供電[1-3]。

勵(lì)磁控制器作為HL-2M脈沖發(fā)電機(jī)勵(lì)磁裝置的主要構(gòu)成之一，起著調(diào)控作用，是等離子體物理試驗(yàn)大系統(tǒng)中的關(guān)鍵環(huán)節(jié)。由于HL-2M裝置中的環(huán)向場線圈供電回路的整流環(huán)節(jié)為不可控式，線圈電流波形只能由勵(lì)磁控制器控制，同時(shí)勵(lì)磁控制回路和環(huán)向場線圈供電回路時(shí)間常數(shù)較大，需要?jiǎng)?lì)磁控制器具備更短的響應(yīng)時(shí)間、更高的控制精度和更好的可靠性，尤其是在實(shí)現(xiàn)HL-2M裝置MA級等離子體放電能力的目標(biāo)下，這種需求更為迫切?，F(xiàn)有勵(lì)磁控制系統(tǒng)仍沿用HL-2A時(shí)期的DOS系統(tǒng)，隨著時(shí)間的推移呈現(xiàn)出了一些局限性，如數(shù)據(jù)實(shí)時(shí)傳輸方面難以滿足當(dāng)前勵(lì)磁控制需求；同時(shí)系統(tǒng)需要由多個(gè)功能模塊共同完成脈沖發(fā)電機(jī)的勵(lì)磁控制，尤其是需要單獨(dú)的數(shù)字觸發(fā)板實(shí)現(xiàn)觸發(fā)控制，可靠性較低。

為了滿足HL-2M高水平等離子體物理試驗(yàn)對勵(lì)磁控制系統(tǒng)快速響應(yīng)的需求，本文利用CompactRIO嵌入式系統(tǒng)設(shè)計(jì)一種具有先進(jìn)觸發(fā)控制且適用于不同磁場線圈的勵(lì)磁控制器。該控制器觸發(fā)環(huán)節(jié)的精度較高，有利于提升控制器的整體控制精度。

1 勵(lì)磁控制器基本原理及其硬件設(shè)計(jì)

脈沖發(fā)電機(jī)為磁場線圈負(fù)載和二級高壓加熱負(fù)載提供可靠的電力輸出時(shí)離不開勵(lì)磁控制器的參與。HL-2M裝置的4臺(tái)脈沖發(fā)電機(jī)勵(lì)磁控制器運(yùn)行環(huán)境基本相同，運(yùn)行環(huán)境如圖1所示，其中，if為勵(lì)磁整流柜輸出的勵(lì)磁電流。勵(lì)磁控制器工作原理是：勵(lì)磁控制器的上位機(jī)在勵(lì)磁投入前，下載、解析中控設(shè)置的參考波形VEC文件和控制參數(shù)DPF文件，在勵(lì)磁退出后，完成勵(lì)磁控制過程數(shù)據(jù)的打包上傳，勵(lì)磁控制器在待機(jī)期間，還不斷檢測來自勵(lì)磁PLC系統(tǒng)的強(qiáng)勵(lì)時(shí)序信號以投入工作；投入勵(lì)磁控制后，勵(lì)磁控制器的算法調(diào)節(jié)部分按時(shí)序以1 ms的控制周期實(shí)時(shí)調(diào)節(jié)勵(lì)磁，在調(diào)節(jié)過程中輸出控制電壓UK和控制信號CTRL，并在滅磁完后整理形成勵(lì)磁控制過程數(shù)據(jù)，控制器的觸發(fā)部分根據(jù)同步信號周期和實(shí)時(shí)輸出的UK與CTRL生成勵(lì)磁整流單元的脈沖信號，實(shí)現(xiàn)對脈沖發(fā)電機(jī)勵(lì)磁電流的控制。

圖1 勵(lì)磁控制器運(yùn)行環(huán)境

根據(jù)勵(lì)磁控制器的運(yùn)行環(huán)境與工作原理，確定基本硬件架構(gòu)為PC+CompactRIO，如圖2所示，PC上位機(jī)為勵(lì)磁控制器與中控的接口，實(shí)現(xiàn)人機(jī)交互和中控文件解析功能；CompactRIO為勵(lì)磁控制器的控制核心，提供浮點(diǎn)運(yùn)算、實(shí)時(shí)控制和邏輯處理等功能[3-5]，由實(shí)時(shí)控制器、可重配置的FPGA和工業(yè)級I/O模塊3個(gè)部分組成[6-7]?；趯?shí)時(shí)控制器和LabVIEW圖形化環(huán)境可實(shí)現(xiàn)集成浮點(diǎn)數(shù)據(jù)處理和過程控制的實(shí)時(shí)控制平臺(tái)；實(shí)時(shí)控制器+FPGA+I/O的硬件布局使CompactRIO具備高精度測量和高速邏輯處理的能力。CompactRIO由勵(lì)磁調(diào)節(jié)器與勵(lì)磁觸發(fā)器構(gòu)成，分別實(shí)現(xiàn)勵(lì)磁實(shí)時(shí)控制和脈沖觸發(fā)控制。根據(jù)CompactRIO各部分的特點(diǎn)并結(jié)合勵(lì)磁調(diào)節(jié)器和勵(lì)磁觸發(fā)器的任務(wù)需求，確定了下位機(jī)布局，即在RT層面實(shí)現(xiàn)勵(lì)磁調(diào)節(jié)以及在FPGA電路中實(shí)現(xiàn)勵(lì)磁觸發(fā)。

圖2 勵(lì)磁控制器基本硬件框架

2 勵(lì)磁實(shí)時(shí)控制及人機(jī)交互

勵(lì)磁調(diào)節(jié)器實(shí)現(xiàn)勵(lì)磁控制器的核心功能，即根據(jù)勵(lì)磁控制算法和策略對脈沖發(fā)電機(jī)端電壓進(jìn)行實(shí)時(shí)控制。依據(jù)中控所設(shè)參考波形，將勵(lì)磁調(diào)節(jié)過程劃分為4個(gè)階段：延時(shí)階段、通電階段、反饋階段和滅磁階段。控制時(shí)序如圖3所示，tfe為強(qiáng)勵(lì)時(shí)刻，tp為通電時(shí)刻，tf為反饋時(shí)刻，tde為滅磁時(shí)刻，te為退出時(shí)刻。延時(shí)階段下勵(lì)磁調(diào)節(jié)器不工作，僅用于計(jì)時(shí)；通電階段要求勵(lì)磁調(diào)節(jié)器依照勵(lì)磁參考波形輸出UK，其目的是為了保證在反饋時(shí)刻達(dá)到反饋設(shè)定的范圍，進(jìn)而提高反饋控制效率；反饋階段的作用是基于PID控制算法調(diào)節(jié)目標(biāo)波形，以按照中控設(shè)置的參考波形變化；最后是滅磁階段，目的是減小在勵(lì)磁功率柜上的沖擊。根據(jù)控制的任務(wù)和特點(diǎn)，在RT VI中設(shè)計(jì)了初始化程序以接收上位機(jī)下傳的參數(shù)；設(shè)計(jì)時(shí)間局部變量t、分段控制選擇程序和增量PID控制程序?qū)崿F(xiàn)核心算法的控制；設(shè)計(jì)FPGA接口讀寫程序?qū)崿F(xiàn)UK與脈沖信號的轉(zhuǎn)換。為了完善勵(lì)磁調(diào)節(jié)器，還設(shè)計(jì)了故障保護(hù)程序以及勵(lì)磁調(diào)節(jié)數(shù)據(jù)整理收集程序。調(diào)節(jié)器執(zhí)行流程如圖4所示，W為勵(lì)磁電壓參考波形。

圖3 控制時(shí)序

圖4 勵(lì)磁調(diào)節(jié)器實(shí)時(shí)控制流程圖

HMI人機(jī)交互界面包括炮號更新顯示區(qū)、狀態(tài)監(jiān)測區(qū)、數(shù)據(jù)波形顯示區(qū)、參數(shù)設(shè)置區(qū)；此外，上位機(jī)還要完成文件處理非實(shí)時(shí)任務(wù)。作為中控系統(tǒng)與CompactRIO的橋梁，上位機(jī)與中控通過TCP/IP協(xié)議通信，采用共享變量方式與CompactRIO進(jìn)行數(shù)據(jù)交互。為保證勵(lì)磁調(diào)節(jié)時(shí)放電參數(shù)不刷新，設(shè)計(jì)一個(gè)表征勵(lì)磁控制狀態(tài)的布爾變量ExWork實(shí)現(xiàn)上位機(jī)文件解讀與下位機(jī)勵(lì)磁調(diào)節(jié)互鎖，只在ExWork=False時(shí)執(zhí)行放電文件的下載和解讀。工作過程如圖5所示。

圖5 上位機(jī)流程圖

3 高精度觸發(fā)控制

勵(lì)磁觸發(fā)器實(shí)現(xiàn)頻率追蹤和脈沖控制等功能。在勵(lì)磁觸發(fā)器軟件開發(fā)中采用模塊化、集成化和多線程的先進(jìn)算法結(jié)構(gòu)，有利于未來對系統(tǒng)進(jìn)行升級和擴(kuò)展，縮短開發(fā)周期和降低成本[8]。

所謂同步，就是要求加在勵(lì)磁整流柜晶閘管的觸發(fā)脈沖與加在晶閘管陽極電路上的電壓在頻率和相位上是一致的。實(shí)現(xiàn)同步是同步信號處理模塊的主要功能，只有實(shí)時(shí)準(zhǔn)確地測量出頻率，且確保觸發(fā)脈沖輸出相位正確，才能可靠實(shí)現(xiàn)跟蹤控制[9]。為獲取高精度頻率測量結(jié)果和提高同步信號故障檢測的能力，在FPGA VI中采用3個(gè)高速循環(huán)結(jié)構(gòu)并行執(zhí)行采樣、測量和診斷等任務(wù)。采樣循環(huán)中以高達(dá)1 sample/10 ms的速度對同步信號進(jìn)行采樣，并完成正、負(fù)零點(diǎn)的判定；測量模塊利用內(nèi)嵌單周期定時(shí)循環(huán)(SCTL)結(jié)構(gòu)以一個(gè)硬件時(shí)鐘的循環(huán)步長測量同步信號周期；根據(jù)三相電壓輸入的各種情況[10]和缺相特征，在診斷循環(huán)中設(shè)計(jì)了相序錯(cuò)誤和缺相的判斷程序。同步信號處理模塊的運(yùn)行過程如圖6所示，T為同步信號周期。

圖6 同步信號處理流程圖

脈沖控制要求控制精度高、實(shí)時(shí)性好、對稱度高、穩(wěn)定性強(qiáng)、觸發(fā)安全可靠[11]。而實(shí)現(xiàn)高精度脈沖觸發(fā)控制對邏輯處理速度要求較高。FPGA具有強(qiáng)大的邏輯處理能力和可重配性，易實(shí)現(xiàn)觸發(fā)器的脈沖控制，借助LabVIEW FPGA工具使功能開發(fā)更加靈活。

HL-2M單臺(tái)脈沖發(fā)電機(jī)組的勵(lì)磁功率單元由2個(gè)晶閘管整流柜并聯(lián)而成。在整流柜合閘起動(dòng)過程中或電流斷續(xù)時(shí)，為了保證電路的正常工作，需確保同時(shí)導(dǎo)通的2個(gè)晶閘管均有脈沖。由于寬脈沖觸發(fā)方式存在脈沖變壓器易飽和的問題，且改善成本較大，采用雙脈沖觸發(fā)。產(chǎn)生雙窄脈沖的方法有2種，分別是外雙脈沖法和內(nèi)雙脈沖法?；贔PGA+I/O靈活架構(gòu)并考慮到實(shí)現(xiàn)的難易度，采用內(nèi)外雙窄脈沖混合觸發(fā)的方式。然而，實(shí)際中采用雙窄脈沖觸發(fā)整流電路時(shí)往往會(huì)造成晶閘管熱量升高和影響功放板中脈沖變壓器的功能。為此，在觸發(fā)雙窄脈沖基礎(chǔ)上，使之變成與之對應(yīng)的一系列窄脈沖，從而形成雙窄脈沖列輸出。不同的可控硅可能需要脈沖列中脈沖個(gè)數(shù)不同，為了解決此問題，將脈沖列中窄脈沖周期設(shè)計(jì)為可調(diào)。

脈沖控制需要解決3個(gè)核心問題：頻率是否與同步信號可靠同步；是否在正確時(shí)刻施加脈沖；脈沖形式的產(chǎn)生。具體設(shè)計(jì)為，在同步信號處理模塊FPGA VI中建立并行的脈沖控制線程，實(shí)現(xiàn)脈沖觸發(fā)控制與同步信號處理2個(gè)線程在硬件層面上的并行執(zhí)行，滿足2個(gè)模塊對邏輯處理的高速性和獨(dú)立性要求，并利用“同步信號周期”局部變量實(shí)時(shí)讀取同步信號周期，實(shí)現(xiàn)2種信號的可靠同步；采用平鋪式順序結(jié)構(gòu)+觸發(fā)性延時(shí)結(jié)構(gòu)組合用于固定脈沖施加的時(shí)間基準(zhǔn)點(diǎn)(正確的起始時(shí)刻)，確保脈沖施加的有效性，提高系統(tǒng)可靠性；在SCTL中，根據(jù)勵(lì)磁調(diào)節(jié)器設(shè)置的觸發(fā)角α和脈寬，以硬件時(shí)鐘為執(zhí)行周期，輸出一個(gè)周期的高低電平組合，形成標(biāo)準(zhǔn)的雙窄脈沖，在雙窄脈沖的基礎(chǔ)上增加頻率可調(diào)的低電平信號列，兩者信號相加后，雙窄脈沖信號低電平段不變，高電平段形成高低交替的脈沖列。脈沖觸發(fā)控制模塊執(zhí)行過程如圖7所示，CTRL為解封鎖信號。

圖7 脈沖控制流程圖

4 試驗(yàn)驗(yàn)證

首先利用搭建的小型試驗(yàn)平臺(tái)對跟炮下載與解讀中控文件、勵(lì)磁分段控制、同步信號周期測量、同步信號故障判斷、脈沖信號觸發(fā)控制等基礎(chǔ)功能進(jìn)行了驗(yàn)證，然后在與原有DOS微機(jī)勵(lì)磁控制系統(tǒng)的并聯(lián)運(yùn)行中進(jìn)行了調(diào)試。部分頻率測量結(jié)果如表1所示，在80 Hz處出現(xiàn)最大測量誤差(80.088 3-80.000 0)/80=0.11%。當(dāng)輸入50 Hz同步信號時(shí)，設(shè)置不同觸發(fā)角對勵(lì)磁整流柜的橋臂1、3、5雙窄脈沖信號進(jìn)行移相控制，脈沖控制結(jié)果如圖8所示，脈沖信號的施加起始時(shí)刻正確，頻率和同步信號可靠同步，在不同α控制下，脈沖控制精度均在100 ms內(nèi)，其中α=36°、90°和126°時(shí)，控制誤差分別為66.67 ms(3 666.67-3 600.00)、66.67 ms(6 666.67-6 600.00)和66.67 ms(8 666.67-8 600.00)。圖9給出了雙窄脈沖列信號及設(shè)置不同周期(對應(yīng)脈沖列中極窄脈沖個(gè)數(shù))的控制效果，極窄脈沖周期設(shè)置在30 ms和50 ms時(shí)，測量顯示分別為32 ms和48 ms，極窄脈沖周期最小可設(shè)置為20 ms，可提高勵(lì)磁控制器觸發(fā)功能實(shí)用性。CompactRIO勵(lì)磁控制器與DOS勵(lì)磁控制器并聯(lián)跟炮運(yùn)行，在某一炮號下2個(gè)勵(lì)磁控制系統(tǒng)的雙窄脈沖輸出波形對比如圖10所示，其中黑色曲線是DOS保存的波形，灰色曲線是CompactRIO保存的波形，可以看出并聯(lián)調(diào)試時(shí)，在強(qiáng)勵(lì)信號正確觸發(fā)勵(lì)磁投入后，2個(gè)系統(tǒng)產(chǎn)生的控制趨勢幾乎一致。

表1 部分頻率測量結(jié)果 Hz

圖8 雙窄脈沖移相控制

圖9 雙窄脈沖列控制

圖10 控制波形對比

5 結(jié) 語

為了提高HL-2M脈沖發(fā)電機(jī)勵(lì)磁控制的兼容性和可靠性，基于CompactRIO設(shè)計(jì)了一種勵(lì)磁控制器。該控制器打破了原有需要單獨(dú)數(shù)字觸發(fā)板才能實(shí)現(xiàn)觸發(fā)控制的勵(lì)磁控制架構(gòu)局限，降低了硬件設(shè)備復(fù)雜度，提高了勵(lì)磁控制的可靠性。此外，控制器核心算法采用模塊化編程，在FPGA+I/O架構(gòu)下可適用于在環(huán)向場和極向場兩種負(fù)載下開展勵(lì)磁控制研究，提高了勵(lì)磁控制的兼容性?；谠囼?yàn)驗(yàn)證平臺(tái)進(jìn)行驗(yàn)證，從上位機(jī)的數(shù)據(jù)解析和命令接收，到RT實(shí)時(shí)勵(lì)磁控制，再到FPGA觸發(fā)控制，整個(gè)過程協(xié)調(diào)有序；頻率測量和脈沖控制精度均在微秒級，脈沖信號與同步信號可靠同步；可設(shè)置不同脈沖形式，對于雙窄脈沖列脈沖形式還可以根據(jù)功放板需要設(shè)置構(gòu)成脈沖列的極窄脈沖個(gè)數(shù)；新勵(lì)磁控制系統(tǒng)產(chǎn)生的控制邏輯與原有系統(tǒng)一致。驗(yàn)證結(jié)果表明勵(lì)磁控制器具備高精度、高靈活的先進(jìn)觸發(fā)控制功能，控制結(jié)果正確，滿足勵(lì)磁控制需求。