付 強(qiáng)，宋 寶，唐小琦

(華中科技大學(xué)國(guó)家數(shù)控系統(tǒng)工程技術(shù)研究中心，武漢 430074）

0 前言

嵌入式橫機(jī)是紡織機(jī)械中機(jī)電一體化、自動(dòng)化程度較高的一種產(chǎn)品，主要由機(jī)械本體、花型設(shè)計(jì)軟件和整機(jī)控制系統(tǒng)等部分組成［1-2］。國(guó)內(nèi)對(duì)橫機(jī)控制系統(tǒng)的研究起步較晚，相對(duì)于國(guó)外先進(jìn)的控制技術(shù)，還處于消化、吸收、仿制階段。隨著電子技術(shù)，特別是嵌入式系統(tǒng)控制技術(shù)的發(fā)展和普及，國(guó)內(nèi)對(duì)控制系統(tǒng)的研究發(fā)展迅速，已經(jīng)形成成熟產(chǎn)品。目前國(guó)內(nèi)橫機(jī)控制系統(tǒng)大多采用分布式結(jié)構(gòu)，主控制層負(fù)責(zé)人機(jī)交互、實(shí)時(shí)控制以及向機(jī)頭驅(qū)動(dòng)層發(fā)送控制指令，而機(jī)頭控制層負(fù)責(zé)機(jī)頭部分對(duì)控制對(duì)象的控制［3］。主控制層與機(jī)頭控制層之間采用串行總線通信方案［4］。

橫機(jī)在編織過(guò)程中是以針信號(hào)為同步信號(hào)［5］的，每經(jīng)過(guò)一針控制系統(tǒng)需解析該針對(duì)應(yīng)的花型文件，然后控制相應(yīng)的選針器、電磁鐵等控制對(duì)象工作。因?yàn)闄M機(jī)針距很小，同時(shí)為了提高生產(chǎn)效率對(duì)機(jī)頭運(yùn)行的速度要求也非常高。以12針/寸的機(jī)型為例，當(dāng)編織速度為1.2m/s時(shí)，可計(jì)算得出針響應(yīng)時(shí)間為1.76ms。在橫機(jī)高速多功能的發(fā)展需求下，針響應(yīng)時(shí)間則會(huì)更短。因此，對(duì)于控制系統(tǒng)通信來(lái)說(shuō)實(shí)時(shí)性要求非常高。

本文提出采用ARM作為主控制器，F(xiàn)PGA作為機(jī)頭從控制器，主控制層與機(jī)頭驅(qū)動(dòng)層之間采用NCUC-Bus現(xiàn)場(chǎng)總線通信設(shè)計(jì)方案。利用FPGA的可編程、設(shè)計(jì)靈活的特點(diǎn)，將NCUC-Bus協(xié)議集成于FPGA內(nèi)部。不僅實(shí)現(xiàn)橫機(jī)主、從控制器間高速通信，而且硬件結(jié)構(gòu)簡(jiǎn)單，可靈活設(shè)計(jì)通信周期和存儲(chǔ)器的大小。NCUC-Bus支持?jǐn)?shù)據(jù)雙向傳輸［6］，具有傳輸速率高、傳輸距離遠(yuǎn)、抗干擾能力強(qiáng)和較高的實(shí)時(shí)性和高可靠性等特點(diǎn)［7］，滿(mǎn)足橫機(jī)控制系統(tǒng)高速同步通信的要求。

除本節(jié)外，本文結(jié)構(gòu)安排如下，首先介紹NCUCBus現(xiàn)場(chǎng)總線通信機(jī)制和橫機(jī)控制系統(tǒng)通信需求及結(jié)構(gòu)設(shè)計(jì)，其次討論了通信接口的硬件設(shè)計(jì)，然后詳細(xì)介紹FPGA內(nèi)部電路及通信流程設(shè)計(jì)，最后給出測(cè)試方法及結(jié)果。

1 系統(tǒng)通信結(jié)構(gòu)設(shè)計(jì)

NCUC-Bus現(xiàn)場(chǎng)總線，是由武漢華中數(shù)控、大連光洋、廣州數(shù)控、沈陽(yáng)數(shù)控、浙江中控5家公司聯(lián)合研發(fā)的具有自主知識(shí)產(chǎn)權(quán)的強(qiáng)實(shí)時(shí)現(xiàn)場(chǎng)總線協(xié)議。NCUC-Bus網(wǎng)絡(luò)是一種主從式的現(xiàn)場(chǎng)總線網(wǎng)絡(luò)，環(huán)路中擁有一個(gè)主站設(shè)備(主站）和多個(gè)從站設(shè)備(從站）。通信由NCUC-Bus主站發(fā)起，由從站依次進(jìn)行通信數(shù)據(jù)再加工，轉(zhuǎn)發(fā)相鄰從站，最終回到主站［8］。

如圖1所示，本文設(shè)計(jì)采用在主控制器上擴(kuò)展一塊協(xié)處理器FPGA芯片，ARM通過(guò)數(shù)據(jù)地址總線訪問(wèn)FPGA內(nèi)置存儲(chǔ)器的方案實(shí)現(xiàn)了ARM存儲(chǔ)器地址的無(wú)縫連接。對(duì)標(biāo)準(zhǔn)NCUC-Bus協(xié)議進(jìn)行適當(dāng)裁減，配置為一主一從模式，并將主控制器中FPGA設(shè)為NCUC主站，伴隨機(jī)頭作往復(fù)運(yùn)動(dòng)的從控制器FPGA設(shè)為NCUC從站，分別集成裁剪后的總線協(xié)議程序。橫機(jī)在進(jìn)行工作時(shí)，主控制器通過(guò)NCUC主站下傳當(dāng)前機(jī)頭的位置信息，從站計(jì)針定位模塊由機(jī)頭位置計(jì)算得出當(dāng)前的針數(shù)，選針控制模塊及時(shí)地獲取對(duì)當(dāng)前機(jī)頭所處這一針出針狀態(tài)的數(shù)據(jù)描述，從而控制選針器作相應(yīng)的操作。

圖1 系統(tǒng)通信結(jié)構(gòu)圖

目前NCUC-Bus通信協(xié)議中有兩種數(shù)據(jù)類(lèi)型:周期數(shù)據(jù)和非周期數(shù)據(jù)。

對(duì)于周期性通信的數(shù)據(jù)幀，數(shù)據(jù)鏈路層將各個(gè)從站的數(shù)據(jù)信息依次封裝，組成一個(gè)數(shù)據(jù)幀;各從站根據(jù)數(shù)據(jù)流向各個(gè)站點(diǎn)的有效數(shù)據(jù)信息的長(zhǎng)度，以及站點(diǎn)的有據(jù)信息長(zhǎng)度就可以從周期性數(shù)據(jù)的數(shù)據(jù)幀中獲得自己站點(diǎn)有效數(shù)據(jù)的內(nèi)容，從而實(shí)現(xiàn)數(shù)據(jù)的幀尋址和識(shí)別。

非周期數(shù)據(jù)通信支持兩種傳輸方式，分別為廣播和單地址傳輸通信。NCUC-Bus進(jìn)行廣播傳輸時(shí)，通信幀被數(shù)據(jù)鏈路中所有的從站接收，從站依次接收通信幀，向下一個(gè)從站轉(zhuǎn)發(fā)通信幀，直到最后一個(gè)從站將數(shù)據(jù)傳回NCUC-Bus主站;NCUC-Bus單地址傳輸通信幀僅對(duì)通信鏈路中某一從站實(shí)現(xiàn)數(shù)據(jù)傳輸。

周期數(shù)據(jù)有效數(shù)據(jù)位10Byte/每周期，非周期數(shù)據(jù)有效數(shù)據(jù)位30Byte/每周期。周期數(shù)據(jù)發(fā)送數(shù)據(jù)量小，因此使用周期數(shù)據(jù)下傳機(jī)頭位置、狀態(tài)控制命令等信息，同時(shí)上傳報(bào)警信號(hào)，狀態(tài)反饋，數(shù)據(jù)請(qǐng)求等信息。使用非周期數(shù)據(jù)來(lái)下傳大量數(shù)據(jù)。配置NCUC-Bus網(wǎng)絡(luò)周期為0.25ms，則周期通信數(shù)據(jù)最大傳輸速度可達(dá)120 Byte/ms滿(mǎn)足橫機(jī)高速實(shí)時(shí)通信需求。

2 系統(tǒng)通信流程設(shè)計(jì)

整個(gè)系統(tǒng)結(jié)構(gòu)可以分成應(yīng)用層，驅(qū)動(dòng)層，協(xié)議層，NCUC-Bus數(shù)據(jù)鏈路層，如下圖2所示:ARM負(fù)責(zé)人機(jī)交互接口響應(yīng)、應(yīng)用層數(shù)據(jù)封裝，系統(tǒng)狀態(tài)管理等。FPGA負(fù)責(zé)NCUC-Bus現(xiàn)場(chǎng)總線接口處理，為通信構(gòu)建一條暢通的通信鏈路，實(shí)現(xiàn)數(shù)據(jù)正確發(fā)送或接收，保證執(zhí)行模塊能夠及時(shí)獲得相應(yīng)數(shù)據(jù)，同時(shí)產(chǎn)生狀態(tài)標(biāo)志和反饋信息供給ARM查詢(xún)。

圖2 系統(tǒng)通信結(jié)構(gòu)及流程圖

通信流程設(shè)計(jì)如下:在通信周期內(nèi)，ARM檢查發(fā)送緩存，若為空，則按順序?qū)?shù)據(jù)填寫(xiě)到發(fā)送緩存中。從站檢查發(fā)送隊(duì)列，若有隊(duì)列為空，則向主站請(qǐng)求數(shù)據(jù);主站收到數(shù)據(jù)請(qǐng)求，按順序?qū)?shù)據(jù)發(fā)出，發(fā)送完后將緩存情況反饋給ARM，等待數(shù)據(jù)寫(xiě)入;從站收到數(shù)據(jù)存入發(fā)送隊(duì)列，等待發(fā)送。ARM通信流程及主、從站通信流程如圖3。

圖3 通信流程圖

3 FPGA接口設(shè)計(jì)

硬件平臺(tái)采用ARM+FPGA+PHY結(jié)構(gòu)，如圖4所示，主要部件包括主控制器ARM，輔控制器 FPGA和光纖端口。ARM選用三星公司的S3C2440A。該芯片采用基于ARM920 T為核心的高速緩沖體系結(jié)構(gòu)，最高工作頻率為400MHz，集成了多種通用系統(tǒng)外設(shè)。NCUC主站及從站FPGA分別選用ALTERA公司的CycloneⅡ系列的EP2C8Q208C8N和CycloneⅢ系列的 EP3C16Q240C8。EP2C8Q208C8N芯片是具有8256個(gè)邏輯單元，最高工作頻率可達(dá) 260MHz。EP3C16Q240C8芯片具有15408個(gè)邏輯單元，最高工作頻率可達(dá)402MHz。

圖4 通信接口原理圖

圖4 中，DATA［15..0］為數(shù)據(jù)總線，ARRR［15..1］為地址總線的一部分，ARM通過(guò)讀寫(xiě)控制總線(WR、RD、CS）實(shí)現(xiàn)對(duì)FPGA的讀寫(xiě)控制。協(xié)控制器FPGA作為現(xiàn)場(chǎng)總線和以太網(wǎng)通信鏈路接口的控制核心，構(gòu)建基于NCUC-Bus現(xiàn)場(chǎng)總線的數(shù)據(jù)鏈路，完成數(shù)據(jù)鏈路的建立和維持，實(shí)現(xiàn)數(shù)據(jù)的檢錯(cuò)和糾錯(cuò)功能。

4 FPGA軟件設(shè)計(jì)

雙系統(tǒng)嵌入式橫機(jī)有8組選針器，每組8個(gè)刀片，四系統(tǒng)橫機(jī)中選針器數(shù)量更多。

由于每一針數(shù)據(jù)須包括所有選針器的編號(hào)和狀態(tài)，每針數(shù)據(jù)信息量比較大。為滿(mǎn)足機(jī)頭控制實(shí)時(shí)性要求，必須在機(jī)頭從控制器FPGA中建立數(shù)據(jù)隊(duì)列。ARM發(fā)送緩存和機(jī)頭數(shù)據(jù)隊(duì)列都采用雙緩存結(jié)構(gòu)，進(jìn)行乒乓操作提高系統(tǒng)效率。

主控制器中FPGA內(nèi)部通信程序模塊主要有:ARM的接口模塊，NCUC-Bus通信接口模塊，系統(tǒng)狀態(tài)管理模塊，緩存狀態(tài)控制及讀緩存模塊，模塊間連接圖如圖5所示。從控制器FPGA內(nèi)部通信模塊與之類(lèi)似，不再敘述。

圖5 FPGA內(nèi)部程序模塊結(jié)構(gòu)圖

系統(tǒng)狀態(tài)機(jī)主要功能為響應(yīng)系統(tǒng)的命令，完成系統(tǒng)狀態(tài)切換。向NCUC從站下傳狀態(tài)控制命令、實(shí)時(shí)位置以及接收其上傳報(bào)警信息等。ARM發(fā)送緩存采用雙緩存(BUF）結(jié)構(gòu)，緩存狀態(tài)管理模塊切換雙緩存的數(shù)據(jù)地址總線和控制信號(hào)。在自動(dòng)模式下BUF1和BUF2會(huì)被交替選中，默認(rèn)的順序?yàn)锽UF1-＞BUF2-＞BUF1…。讀緩存模塊負(fù)責(zé)將數(shù)據(jù)從BUF中讀出，將讀出的非周期數(shù)據(jù)和發(fā)送標(biāo)志位送給NCUC接口模塊。BUF為FPGA內(nèi)嵌存儲(chǔ)器模塊“altdpram”具有兩套完全獨(dú)立的數(shù)據(jù)線、地址線和讀寫(xiě)控制線并可以根據(jù)需要靈活設(shè)置其大小［9］。采用雙口RAM作為ARM和FPGA通信模塊的數(shù)據(jù)交換接口，實(shí)現(xiàn)了高速、可靠的數(shù)據(jù)交換，且具有更強(qiáng)的抗干擾能力［10］。

NCUC-Bus通信接口模塊，構(gòu)建基于NCUC-Bus的數(shù)據(jù)鏈路，主要實(shí)現(xiàn)對(duì)NCUC網(wǎng)絡(luò)的狀態(tài)控制，包括等待初始化命令、編址、識(shí)別、配置和初始化完成狀態(tài)。在編址，識(shí)別和配置3個(gè)狀態(tài)時(shí)NCUC主站下發(fā)網(wǎng)絡(luò)管理幀，初始化完成后下發(fā)周期數(shù)據(jù)幀和非周期數(shù)據(jù)幀。模塊不斷響應(yīng)NCUC主站的中斷信號(hào)，進(jìn)行周期數(shù)據(jù)幀和非周期數(shù)據(jù)幀的封裝和解析，將下發(fā)數(shù)據(jù)幀寫(xiě)入發(fā)送緩沖區(qū)，同時(shí)將解析后的數(shù)據(jù)上傳給系統(tǒng)。NCUC網(wǎng)絡(luò)狀態(tài)機(jī)見(jiàn)下圖6。

圖6 NCUC網(wǎng)絡(luò)狀態(tài)機(jī)

5 系統(tǒng)測(cè)試

將本設(shè)計(jì)運(yùn)用到嵌入式橫機(jī)控制系統(tǒng)中，見(jiàn)圖7。在FPGA內(nèi)部模塊電路仿真正確的基礎(chǔ)上，實(shí)現(xiàn)主控制器和從控制器的聯(lián)機(jī)調(diào)試，通過(guò)橫機(jī)控制系統(tǒng)測(cè)試來(lái)驗(yàn)證整個(gè)通信設(shè)計(jì)的正確性及可靠性。

圖7 嵌入式橫機(jī)控制系統(tǒng)

主、從控制器按照NCUC-Bus協(xié)議采用光纖連接主站和從站，實(shí)現(xiàn)總線通信。利用FPGA編譯環(huán)境quartusⅡ內(nèi)置的signaltap工具捕獲和顯示實(shí)時(shí)信號(hào)。NCUC-Bus從站接口模塊各信號(hào)的時(shí)序圖如下圖8所示?？伸`活設(shè)計(jì)通信周期和存儲(chǔ)器的大小，滿(mǎn)足不同應(yīng)用場(chǎng)合的需求。實(shí)驗(yàn)表明該通信系統(tǒng)能夠滿(mǎn)足橫機(jī)控制系統(tǒng)主控制器與從控制器之間的通信需求。

圖8 NCUC-Bus從站接口時(shí)序圖

ARM對(duì)主站的模式進(jìn)行配置后使系統(tǒng)處于自動(dòng)運(yùn)行模式下，通過(guò)串行接口將系統(tǒng)運(yùn)行過(guò)程顯示在電腦超級(jí)終端界面上。如圖9所示，系統(tǒng)進(jìn)行初始化，光纖完成初始化系統(tǒng)運(yùn)行，依次向兩個(gè)緩存發(fā)送數(shù)據(jù)，從站收到數(shù)據(jù)后控制選針器和步進(jìn)電機(jī)的動(dòng)作。

圖9 系統(tǒng)運(yùn)行測(cè)試圖

6 結(jié)束語(yǔ)

本文以基于ARM和FPGA的主從式控制系統(tǒng)為硬件平臺(tái)，采用NCUC-Bus現(xiàn)場(chǎng)總線協(xié)議的通訊設(shè)計(jì)方案，利用 FPGA的可編程、設(shè)計(jì)靈活的特點(diǎn)，將NCUC-Bus協(xié)議集成于FPGA內(nèi)部，不僅滿(mǎn)足嵌入式橫機(jī)控制系統(tǒng)數(shù)據(jù)傳輸實(shí)時(shí)性要求，而且硬件結(jié)構(gòu)簡(jiǎn)單，

［1］呂建飛.基于嵌入式ARM全自動(dòng)橫機(jī)的控制系統(tǒng)［J］.紡織學(xué)報(bào)，2005，26(6）:101-103.

［2］黃元順.新型電腦橫機(jī)控制機(jī)構(gòu)設(shè)計(jì)分析［J］.針織工業(yè)，2003(1）:58-59.

［3］張丹.高速多功能橫機(jī)控制系統(tǒng)研制［D］.杭州:浙江理工大學(xué)，2009.

［4］范德和，皮佑國(guó)，等.基于DSP和FPGA的運(yùn)動(dòng)控制器高速串行通信設(shè)計(jì)［J］.組合機(jī)床與自動(dòng)化加工技術(shù)2011(9）:58-61.

［5］呂建飛，傅建中.新型電腦橫機(jī)的開(kāi)發(fā)研制［J］.針織工業(yè)，2005(5）:13-15.

［6］陳明，宋寶，唐小琦，等.基于DSP和FPGA的網(wǎng)絡(luò)轉(zhuǎn)換網(wǎng)關(guān)［J］. 計(jì)算機(jī)應(yīng)用，2011，10(31）:2617-2620.

［7］王志成，于東，張曉輝，等.數(shù)控系統(tǒng)現(xiàn)場(chǎng)總線可靠通信機(jī)制的研究［J］. 機(jī)械工程學(xué)報(bào)，2011，47(3）:152-158，165.

［8］數(shù)控系統(tǒng)現(xiàn)場(chǎng)總線(NCUC-Bus）數(shù)據(jù)鏈路層規(guī)范和服務(wù)定義(草案）.

［9］陳瓊，潘禮，黃松，等.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐［M］.北京:北京電子工業(yè)出版社，2005.

［10］徐向民.數(shù)字系統(tǒng)設(shè)計(jì)及VHDL實(shí)踐［M］.北京:機(jī)械工業(yè)出版社，2007.