龍夏 肖連軍 何立新

摘要：數(shù)字邏輯課程是計(jì)算機(jī)專業(yè)的專業(yè)核心基礎(chǔ)課，是計(jì)算機(jī)硬件課程群中承上啟下的核心課程?，F(xiàn)有課程教學(xué)內(nèi)容并不符合計(jì)算機(jī)專業(yè)的特點(diǎn)及時(shí)下社會需求的熱點(diǎn)。為此，我系數(shù)字邏輯課程組對教學(xué)內(nèi)容和教學(xué)組織進(jìn)行了改革，以FPGA為工具，將HDL語言和數(shù)字邏輯課程相融合，以自主學(xué)習(xí)為驅(qū)動，取得了良好的教學(xué)效果。

關(guān)鍵詞：數(shù)字邏輯;HDL語言;計(jì)算機(jī)專業(yè)

中圖分類號：G424? ? ? ? 文獻(xiàn)標(biāo)識碼：A

文章編號：1009-3044（2019）16-0070-02

開放科學(xué)（資源服務(wù)）標(biāo)識碼（OSID）：

隨著國家將芯片技術(shù)列入國家重點(diǎn)支持技術(shù)產(chǎn)業(yè)，國內(nèi)對芯片研發(fā)相關(guān)人才的需求量越來越大?！稊?shù)字邏輯》是計(jì)算機(jī)及電子信息類專業(yè)的一門必修專業(yè)課，是學(xué)習(xí)計(jì)算機(jī)硬件系列課程的基礎(chǔ)[1]，在硬件課程群中從“基礎(chǔ)—芯片—系統(tǒng)”中起到承上啟下的作用。

但是，傳統(tǒng)的數(shù)字邏輯課程以74系列芯片展開講解，關(guān)注于芯片的內(nèi)部底層硬件結(jié)構(gòu)，對于計(jì)算機(jī)專業(yè)學(xué)生而言非常吃力。相比而言，這種知識體系對計(jì)算機(jī)系統(tǒng)的構(gòu)建展開作用不明顯，不能有效銜接前后課程。

相對而言，隨著FPGA的發(fā)展，數(shù)字邏輯課程的知識是FPGA的理論基礎(chǔ)，如果能將FPGA技術(shù)和數(shù)字邏輯課程銜接起來，必然更為有利于教學(xué)的開展和學(xué)生專業(yè)能力的培養(yǎng)。

1 教學(xué)現(xiàn)狀分析

1.1 教學(xué)內(nèi)容無差異，無法適應(yīng)專業(yè)、產(chǎn)業(yè)、行業(yè)的發(fā)展需求

隨著信息產(chǎn)業(yè)的需求和微電子技術(shù)的發(fā)展，CPLD和FPGA等可編程邏輯嵌入式系統(tǒng)設(shè)計(jì)技術(shù)以及成為信息產(chǎn)業(yè)最熱門的技術(shù)之一，應(yīng)用領(lǐng)域遍及航空航天、醫(yī)療、通信、安防、汽車電子、工業(yè)、消費(fèi)類等領(lǐng)域。

相對應(yīng)的，可編程邏輯技術(shù)與數(shù)字邏輯課程有著千絲萬縷的聯(lián)系，然而國內(nèi)絕大部分高校該門課程主要講解雙極性工藝的74系列門電路實(shí)現(xiàn)方式，以及通過74系列門電路如何組成中小規(guī)模集成電路，而當(dāng)前絕大多數(shù)信息類企業(yè)往往急需大量的超大規(guī)模集成芯片的應(yīng)用人才。即便在課程中加入可編程邏輯技術(shù)的講解，往往只是在課程末章做簡單介紹，顯得突兀，對學(xué)生理解硬件描述語言及掌握開發(fā)方法沒有任何助益。數(shù)字邏輯課程中的觸發(fā)器、組合邏輯、時(shí)序邏輯是CPLD、FPGA等可編程邏輯技術(shù)的核心基礎(chǔ)，如果在原有數(shù)字邏輯課程知識點(diǎn)講解中將CPLD、FPGA等的原理和應(yīng)用能無縫穿插講解，相互支撐，無疑對學(xué)生快速掌握可編程邏輯技術(shù)有非常大的幫助。

1.2 實(shí)驗(yàn)設(shè)備和內(nèi)容可擴(kuò)展性差，無法支撐學(xué)生“學(xué)—做—?jiǎng)?chuàng)”

現(xiàn)行實(shí)驗(yàn)教學(xué)設(shè)計(jì)絕大多數(shù)是傳統(tǒng)的試驗(yàn)箱，主要用于驗(yàn)證74系列門電路的功能，由一些分立式的接插件組成，完成簡單模型的驗(yàn)證性試驗(yàn)，談不上設(shè)計(jì)，更不可能完成自主創(chuàng)新試驗(yàn)[2]。傳統(tǒng)的實(shí)驗(yàn)箱將各個(gè)功能模塊以及做好，學(xué)生只需要按照實(shí)驗(yàn)指導(dǎo)書上說明將各個(gè)信號用導(dǎo)線連接，波動相應(yīng)開關(guān)，觀察相應(yīng)指示燈就完成了實(shí)驗(yàn)，這種線條式的實(shí)驗(yàn)方式很難調(diào)動學(xué)生的學(xué)習(xí)興趣和自主創(chuàng)新意識。

而以培養(yǎng)直接面向企業(yè)、面向社會的具有創(chuàng)新意識和創(chuàng)新能力的應(yīng)用型創(chuàng)新人才為己任的應(yīng)用型高校更應(yīng)結(jié)合企業(yè)需求，及時(shí)更新實(shí)驗(yàn)設(shè)備，提高學(xué)生實(shí)驗(yàn)的主觀能動性和創(chuàng)新意識，為培養(yǎng)具備合格工程素養(yǎng)、企業(yè)急需的研發(fā)工程師提供支撐。

1.3 課程考核手段單一，無法全面評價(jià)學(xué)習(xí)效果

一般情況下，課程考核采用期末筆試和過程考核的方式來評價(jià)學(xué)習(xí)效果，重在理論知識的考核，而對學(xué)習(xí)過程和學(xué)生知識應(yīng)用能力缺少有效評價(jià)指標(biāo)。造成的后果是部分學(xué)生理解錯(cuò)誤，平時(shí)不關(guān)注學(xué)習(xí)，完全以考前突擊以考試通過為課程學(xué)習(xí)的目標(biāo)，教學(xué)與人才培養(yǎng)目標(biāo)產(chǎn)生脫節(jié)的現(xiàn)象。

2 教學(xué)改革措施

2.1 整合課堂教學(xué)內(nèi)容，優(yōu)化知識結(jié)構(gòu)，重構(gòu)課程教學(xué)體系

實(shí)際上，目前國內(nèi)各個(gè)高校數(shù)字邏輯課程所講授的內(nèi)容幾乎完全一致，從思維性的邏輯代數(shù)到底層基礎(chǔ)的門電路結(jié)構(gòu)分析，以及組合電路，時(shí)序電路的分析，最后擴(kuò)展到中小規(guī)模集成電路的應(yīng)用。實(shí)際情況下，組合邏輯電路、時(shí)序邏輯電路是作為數(shù)字邏輯電路的基本單元而很難展開講解，而中小規(guī)模集成電路必須在一定應(yīng)用場景才能真正解釋其作用[3]。造成了該門課程講解和學(xué)生理解均比較困難，很難從工程角度、系統(tǒng)寬度和應(yīng)用層面去理解數(shù)字邏輯課程知識體系。這也正是當(dāng)前數(shù)字邏輯課程教學(xué)過程中最大的問題：學(xué)的內(nèi)容非常有用，但現(xiàn)有的知識結(jié)構(gòu)很難去解決“有什么用”“在哪用”“怎么用”的問題。因此，著眼于學(xué)生能力培養(yǎng)，精心重組有關(guān)聯(lián)的知識模塊勢在必行。

2.1.1 弱化與專業(yè)關(guān)聯(lián)度低的知識點(diǎn)

現(xiàn)有教學(xué)內(nèi)容中，門電路的內(nèi)部結(jié)構(gòu)分析、門電路的電參數(shù)計(jì)算等相對偏向于電子類專業(yè)，對計(jì)算機(jī)相關(guān)專業(yè)學(xué)習(xí)難度大，聯(lián)系不緊密，完全可以在不影響前后知識銜接的前提下去掉。

組合邏輯和時(shí)序邏輯是數(shù)字邏輯課程的骨架和核心內(nèi)容，一方面實(shí)例化了門電路和觸發(fā)器的使用，另一方面為后續(xù)中規(guī)模集成電路的設(shè)計(jì)起到鋪墊的作用。在教學(xué)中，大多數(shù)情況下重在強(qiáng)調(diào)兩種類型電路的結(jié)構(gòu)、工作原理和區(qū)別上，理論性過強(qiáng)，學(xué)生往往很難真正理解兩種類型。要想深刻和透徹理解兩種類型的電路的優(yōu)缺點(diǎn)，可以結(jié)合Verilog HDL語言中的“阻塞賦值和非阻塞賦值”“連續(xù)賦值和過程賦值”來講解，輔助以modelsim仿真和案例，理論知識實(shí)踐化、案例化。

同樣的，針對中規(guī)模集成電路，如加法器、數(shù)據(jù)選擇器、譯碼器、計(jì)數(shù)器等內(nèi)容，應(yīng)該適當(dāng)減少內(nèi)部結(jié)構(gòu)的分析，而多強(qiáng)調(diào)器件的功能和用途，特別是強(qiáng)調(diào)“計(jì)算機(jī)系統(tǒng)內(nèi)部是如何協(xié)調(diào)工作”的，輔助其建立結(jié)構(gòu)觀和系統(tǒng)觀。

2.1.2 有機(jī)穿插講解HDL語言和數(shù)字邏輯

在介紹門電路、組合邏輯、時(shí)序邏輯和中小規(guī)模集成電路應(yīng)用的過程中穿插講解硬件描述語言和FPGA相關(guān)知識，并最終通過FPGA應(yīng)用系統(tǒng)將數(shù)字系統(tǒng)從門級到芯片級到算法級直至系統(tǒng)級有機(jī)串聯(lián)起來，并相互印證，可以起到“多而不雜”“繁而不亂”的效果。

對于計(jì)算機(jī)專業(yè)學(xué)生，強(qiáng)項(xiàng)是編程，對于純粹的電子結(jié)構(gòu)（三極管、MOS管等）有著普遍的畏懼心理，“欺軟怕硬”現(xiàn)象非常普遍，造成計(jì)算機(jī)硬件類課程教學(xué)效果不理想[4]。想要使學(xué)生理解“計(jì)算機(jī)內(nèi)部到底是如何組成的”和“計(jì)算機(jī)內(nèi)部是怎么工作的”，可以在數(shù)字邏輯課程教學(xué)中穿插講解Verilog HDL語言，精心選擇有趣味性的案例，通過編程驗(yàn)證理論教學(xué)，理論可以升華編程思想，具體可以采用表1的思路。

以電子鐘為例，該系統(tǒng)需要完成計(jì)時(shí)、顯示和按鍵三個(gè)功能，計(jì)時(shí)功能可以通過計(jì)數(shù)器來完成，顯示部分可以結(jié)合譯碼器來實(shí)現(xiàn)。在實(shí)現(xiàn)過程中，即可以介紹相關(guān)中規(guī)模集成芯片（計(jì)數(shù)器、譯碼器），又可以通過軟件（Verilog HDL）的方式來實(shí)現(xiàn)相關(guān)器件的功能，并且具有設(shè)計(jì)的靈活性，可以在課堂上要求學(xué)生實(shí)際編程操作，活躍了課堂氣氛，使學(xué)生積極主動參與，提高課堂的效果。

2.2 “以應(yīng)用為根本，以學(xué)生為中心”，改革實(shí)驗(yàn)平臺和內(nèi)容

傳統(tǒng)數(shù)字邏輯實(shí)驗(yàn)平臺大多采用74系列的驗(yàn)證型實(shí)驗(yàn)，學(xué)生參與熱情不高，效果不理想，不能真正理解和應(yīng)用數(shù)字系統(tǒng)。

為此，我們開發(fā)了基于FPGA的數(shù)字系統(tǒng)實(shí)驗(yàn)平臺，可以應(yīng)用于實(shí)驗(yàn)、自主學(xué)習(xí)和學(xué)生第二課堂活動。實(shí)驗(yàn)平臺主要參數(shù)如表2所示。

該實(shí)驗(yàn)平臺即可以完成門級實(shí)驗(yàn)，同時(shí)可以借助于HDL理解和設(shè)計(jì)數(shù)字系統(tǒng)，并且可以掌握FPGA系統(tǒng)開發(fā)的手段和方法，豐富了實(shí)踐環(huán)節(jié)的內(nèi)容，同時(shí)可以將實(shí)踐環(huán)節(jié)和應(yīng)用場景結(jié)合起來，在提高學(xué)生學(xué)習(xí)興趣的同時(shí)，深化對數(shù)字系統(tǒng)體系內(nèi)涵的理解[5]。

同時(shí)，我們擬修訂實(shí)驗(yàn)內(nèi)容，將原有實(shí)驗(yàn)內(nèi)容通過我們的實(shí)驗(yàn)平臺結(jié)合形象的學(xué)生可以參與其中的實(shí)驗(yàn)項(xiàng)目分別展開，在知識與趣味中學(xué)習(xí)。我們將實(shí)驗(yàn)內(nèi)容劃分為三個(gè)層次：門級、系統(tǒng)級和創(chuàng)新級。其主體思想可以通過圖1來表現(xiàn)。

2.3 結(jié)合自主學(xué)習(xí)，改革課程考核方式，統(tǒng)一課堂和課外

課程的期末考核除了期末考試外，還加入了自主學(xué)習(xí)的內(nèi)容，自主學(xué)習(xí)主要目的是將教學(xué)延伸到課外，自主學(xué)習(xí)項(xiàng)目依照教學(xué)進(jìn)程，設(shè)立綜合型較強(qiáng)的項(xiàng)目，要求學(xué)生在FPGA開發(fā)平臺上實(shí)現(xiàn)，不但要求撰寫設(shè)計(jì)報(bào)告，而且必須有仿真過程，同時(shí)在提交報(bào)告后安排答辯環(huán)節(jié)，綜合考核學(xué)生對相關(guān)內(nèi)容的掌握情況。

通過自主學(xué)習(xí)的開展，學(xué)生的課外時(shí)間得到充分利用。同時(shí)，又通過具有一定綜合型、工程特性的項(xiàng)目的訓(xùn)練，學(xué)生加深了對課程的認(rèn)識，并且獲得了FPGA系統(tǒng)開發(fā)的經(jīng)驗(yàn)[6]。根據(jù)我們的自主平臺，我們累計(jì)了部分自主學(xué)習(xí)項(xiàng)目案例，在表3中列舉了部分。

并且為形成案例庫閉環(huán)控制，我們采取了大二學(xué)生提創(chuàng)意，大三創(chuàng)新實(shí)驗(yàn)室團(tuán)隊(duì)和大四畢業(yè)設(shè)計(jì)來實(shí)現(xiàn)，同時(shí)實(shí)現(xiàn)的項(xiàng)目又充實(shí)到項(xiàng)目庫提供給大二學(xué)生自主學(xué)習(xí)時(shí)訓(xùn)練，以此來確保項(xiàng)目案例庫具有一定的更新和充實(shí)。

3 結(jié)論

2013年，數(shù)字邏輯課程組開始在全國范圍內(nèi)有特色的高校和相關(guān)有代表性的企業(yè)，特別是安徽省內(nèi)相關(guān)高新技術(shù)企業(yè)和園區(qū)進(jìn)行調(diào)研，并且完成了自主創(chuàng)新實(shí)驗(yàn)平臺的研制，2015年9月，從14計(jì)科專業(yè)開始實(shí)施數(shù)字邏輯教改。通過近四年四屆的課程實(shí)施，各方面取得了良好的效果，得到了用人企業(yè)的認(rèn)可。

近四年，專業(yè)有五十余同學(xué)在合肥、上海、蘇州、深圳相關(guān)企業(yè)從事FPGA系統(tǒng)開發(fā)工作。同時(shí)，從后續(xù)課程（組成原理、單片機(jī)、微機(jī)原理）相關(guān)老師的反映來看，學(xué)生對系統(tǒng)的認(rèn)知相比以往有長足的進(jìn)步。

為進(jìn)一步深化數(shù)字邏輯課程改革，課程組下一階段的重心將放在和企業(yè)的聯(lián)合培養(yǎng)上，準(zhǔn)備在第五學(xué)期認(rèn)知實(shí)習(xí)階段引入相關(guān)企業(yè)，以真實(shí)項(xiàng)目案例為驅(qū)動，進(jìn)一步鞏固和加深對FPGA系統(tǒng)開發(fā)的認(rèn)識。同時(shí)，著手研究“硬件課程教學(xué)一體化”課程，希望借助于HDL語言，將硬件相關(guān)課程完整串接起來，讓課程體系銜接性更好。

參考文獻(xiàn)：

[1] 楊新凱.面向計(jì)算機(jī)系統(tǒng)能力培養(yǎng)的《數(shù)字邏輯》課程教學(xué)改革探討[J].教育改革論壇，2015，（6）：148-149.

[2] 徐尚中，崔仲遠(yuǎn).高?！稊?shù)字邏輯》課程改革的思考與探討[J].現(xiàn)代計(jì)算機(jī)（專業(yè)版），2010（9）：61-63.

[3] 王華本，鹿建銀，朱良月.“數(shù)字邏輯”課程教學(xué)模式改革探索與實(shí)踐[J].長春理工大學(xué)學(xué)報(bào)，2013，8（4）：204-205.

[4] 曹維，徐東風(fēng)，孫凌潔.基于CDIO理念的數(shù)字邏輯實(shí)踐教學(xué)探索[J].計(jì)算機(jī)教育，2012（12）：75-77.

[5] 任長松.探究式學(xué)習(xí)：學(xué)生知識的自主構(gòu)建[M].北京：教育科學(xué)出版社，2005.

[5] 劉彥，李仁發(fā).以計(jì)算思維為導(dǎo)向的數(shù)字邏輯課程教學(xué)方法改革[J].計(jì)算機(jī)教育，2014（24）：35-38，42.

【通聯(lián)編輯：唐一東】