朱正平，展旭強(qiáng)

(中南民族大學(xué) 電子信息工程學(xué)院，武漢 430074)

電離層是地球大氣的一個(gè)電離區(qū)域，人類通過電離層傳遞信息，如無線電通訊、無線電導(dǎo)航、雷達(dá)定位等.當(dāng)發(fā)生電離層暴和電離層不規(guī)則時(shí)，對電離層通訊和廣播可能造成嚴(yán)重影響，甚至發(fā)生訊號中斷問題.因此對電離層觀測研究具有一定的科學(xué)價(jià)值[1-4].電離層測高儀是對電離層進(jìn)行日常觀測的設(shè)備，具體工作過程是從地面垂直向上發(fā)射頻率隨時(shí)間變化的無線電脈沖[5]，在同一地點(diǎn)接收電離層反射的回波脈沖信號，通過接收機(jī)中數(shù)據(jù)采集系統(tǒng)將數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，測量出電波往返的時(shí)延，從而獲得虛高與頻率的變化曲線.

隨著電子通信技術(shù)和計(jì)算機(jī)迅速發(fā)展，速度更快、性能更優(yōu)的電離層測高儀的研制成為可能.其中測高儀的數(shù)據(jù)傳輸速度與精度是至關(guān)重要的.傳統(tǒng)測高儀數(shù)據(jù)采集傳輸系統(tǒng)是基于ISA總線設(shè)計(jì)實(shí)現(xiàn)的.ISA總線是并行數(shù)據(jù)傳輸方式，受到位寬的限制，傳輸速率過低、CPU占用率高等缺點(diǎn).PCIE總線[6，7]與ISA總線對比有以下特點(diǎn)1、在數(shù)據(jù)傳輸模式上，PCIE總線采用雙工串行點(diǎn)對點(diǎn)傳輸模式，不受位寬的限制，串行收發(fā)數(shù)據(jù)同時(shí)進(jìn)行，單向數(shù)據(jù)傳輸速度為2.5 Gb/s.2、所連接設(shè)備分配獨(dú)享通道帶寬，有多種規(guī)格配置PCIE ×1/2/4/8/16/32，能夠滿足將來不同傳輸設(shè)備的需求.3、串行傳輸抗電磁干擾能力加強(qiáng)，對于測高儀高頻電磁干擾問題的解決起到重要作用.4、串行連接引入嵌入式時(shí)鐘技術(shù)，即發(fā)送端不在向接收端發(fā)送時(shí)鐘，接收端通過8bit/10bit編碼從數(shù)據(jù)鏈中恢復(fù)出時(shí)鐘.本文設(shè)計(jì)以PCIE總線的測高儀數(shù)據(jù)采集系統(tǒng).方案采用不同以往的接口芯片來實(shí)現(xiàn)總線方式，選擇以IP硬核模塊完成總線設(shè)計(jì).本文首先描述了電離層測高儀的硬件平臺，然后介紹了數(shù)據(jù)采集系統(tǒng)硬件模塊設(shè)計(jì)和軟件模塊的設(shè)計(jì)，在測高儀平臺下進(jìn)行探測采集，最后給出了采集系統(tǒng)的DMA讀寫速度和采集的頻高圖、原始數(shù)據(jù)圖.

1 系統(tǒng)硬件設(shè)計(jì)

電離層測高儀是對電離層進(jìn)行垂直觀測的儀器，采用脈沖編碼、頻率交錯(cuò)等技術(shù)得到各種電離層參數(shù).根據(jù)電離層參數(shù)可以分析電離層結(jié)構(gòu)、電子濃度剖面和擾動等信息.測高儀由接收系統(tǒng)、發(fā)射系統(tǒng)、數(shù)據(jù)采集系統(tǒng)和上位機(jī)處理系統(tǒng)組成.系統(tǒng)結(jié)構(gòu)框圖如圖1所示.上位機(jī)通過采集系統(tǒng)的自定義ICSA測高儀總線檢測各個(gè)模塊工作是否正常無誤后下達(dá)發(fā)射命令到DDS信號源，信號源響應(yīng)通過功率放大器和發(fā)射天線把1～30 MHz的電磁脈沖垂直發(fā)射到天空，信號經(jīng)過電離層反射的作用在同一地點(diǎn)接收回波信號.電離層回波信號被兩個(gè)垂直接收天線接收后在寬帶濾波與本地DDS信號源進(jìn)行混頻，再中頻濾波放大，最后輸出兩路同向分量I信號和正交分量Q信號.兩路模擬信號經(jīng)過ADC芯片(LTC2192)采集量化后的數(shù)據(jù)通過FPGA(EP4CGX150CF23C8N)進(jìn)行相關(guān)解碼運(yùn)算經(jīng)串并轉(zhuǎn)換后對數(shù)據(jù)時(shí)序進(jìn)行同步調(diào)整，確保高速信號的時(shí)序同步.再通過PCIE總線傳輸?shù)缴衔粰C(jī)處理系統(tǒng)，得到頻率與虛高變化的曲線圖，即頻高圖.從圖1中可以得出數(shù)據(jù)采集系統(tǒng)肩負(fù)著上位機(jī)指令的傳輸與電離層回波信號數(shù)據(jù)的采集任務(wù)，采集的精度與速度決定著頻高圖的質(zhì)量，在測高儀中擔(dān)任著重要的作用.

圖1 測高儀系統(tǒng)結(jié)構(gòu)框圖Fig.1 Structure diagram of altimeter system

1.1 采集系統(tǒng)硬件設(shè)計(jì)

本文設(shè)計(jì)測高儀數(shù)據(jù)采集系統(tǒng)的硬件結(jié)構(gòu)如圖2所示.主要包括電源模塊、晶振模塊、IP硬核接口模塊、FPGA控制模塊、ADC模塊等組成.

圖2 采集系統(tǒng)硬件框圖Fig.2 Acquisition system hardware block diagram

由于FPGA電源需要3.3 V、2.5 V、1.8 V和內(nèi)核電壓1.2 V，為了解決不同電源需求采用AMS1117系列低壓差線性穩(wěn)壓器.FPGA參考時(shí)鐘由100MHz的有源晶振提供其他模塊的時(shí)鐘由PLL分頻，配置芯片選擇EPCS4SI8N防止FPGA芯片斷電程序丟失.IP硬核接口模塊能夠自動完成數(shù)據(jù)鏈路層和物理層的數(shù)據(jù)處理功能，減少了復(fù)雜的底層協(xié)議規(guī)范方便設(shè)計(jì)核心放在總線的應(yīng)用層接口設(shè)計(jì)上，有利于縮短開發(fā)周期.FPGA控制模塊是系統(tǒng)的控制核心，主要包括ADC模塊控制、雙口RAM模塊、SRAM模塊控制、DMA控制器等.首先ADC模塊完成采集量化的回波數(shù)據(jù)，然后在雙口RAM中進(jìn)行緩存數(shù)據(jù)接著啟動DMA模塊，最后RAM采用乒乓模式通過DMA模塊將數(shù)據(jù)不斷取出通過PCIE接口傳輸?shù)缴衔粰C(jī)處理系統(tǒng)，同時(shí)它還需要完成對ADC控制，配置ADC內(nèi)部的控制寄存器.SRAM模塊是存儲上位機(jī)對測高儀硬件模塊的控制指令.ADC模數(shù)轉(zhuǎn)換器是采集系統(tǒng)的核心器件，主要是實(shí)現(xiàn)把回波模擬信號轉(zhuǎn)換為數(shù)字信號.

1.1.1 ADC電路設(shè)計(jì)

LTC2192是一個(gè)雙通道采樣率為16位，單通道速度為65 Msps 的A/D轉(zhuǎn)換器.由一個(gè)1.8 V單電源供電，具有高采樣率、低噪聲、低功耗等特點(diǎn).為了減少數(shù)據(jù)線的數(shù)量，數(shù)字輸出為串行LVDS，每個(gè)通道一次輸出一位、兩位或四位[8].LVDS驅(qū)動器具有可選的內(nèi)部端接和可調(diào)節(jié)的輸出電平，以確保信號完整性.LVDS輸出還可以減少印刷電路板上的數(shù)字噪聲同時(shí)簡化PCB布局設(shè)計(jì).

考慮到電離層回波信號為單端信號，而LTC2192的輸入端為差分輸入，需要在信號采樣前進(jìn)行信號調(diào)理.調(diào)理電路的核心是Mini-Circuits公司的ADT2-1T器件，是帶有中心抽頭的射頻變壓器驅(qū)動的模擬輸入進(jìn)行轉(zhuǎn)換為差分信號，信號調(diào)理電路設(shè)計(jì)如圖3所示.

中心抽頭與A21_1VCM1偏置，將A/D輸入設(shè)置在最佳直流電平.在較高的輸入頻率下，傳輸線變壓器具有更好的平衡，從而降低A/D失真.設(shè)計(jì)能夠調(diào)理輸入頻率從1～70MHz的信號轉(zhuǎn)換，同時(shí)在模擬輸入端有一個(gè)RC低通濾波器.此低通濾波器將驅(qū)動電路與A/D采樣保持開關(guān)隔離，還限制了驅(qū)動電路的寬帶噪聲.

LTC2192外圍接口電路設(shè)計(jì)如圖4所示.AIN1+/AIN1-為差分模擬信號輸入對，噪聲對差分編碼輸入信號質(zhì)量有很大的影響.噪聲主要可通過電源輸入端和模擬輸入端進(jìn)入轉(zhuǎn)換器.模擬輸入端已設(shè)計(jì)一個(gè)RC低通濾波器，對此在電源輸入端以及在REFH和REFL參考電源引腳使用高質(zhì)量0402封裝旁路電容器，尤其重要的是該電容器應(yīng)與ADC在電路板的同一側(cè)，并盡可能靠近芯片來達(dá)到減少噪聲作用.

圖3 信號調(diào)理電路Fig.3 Signal conditioning circuit

圖4 LTC2192外圍接口電路Fig.4 LTC2192 peripheral interface circuit

2 軟件設(shè)計(jì)

2.1 驅(qū)動程序設(shè)計(jì)

驅(qū)動程序是完成采集系統(tǒng)與上位機(jī)應(yīng)用軟件通信和數(shù)據(jù)交換的橋梁，PCIE總線驅(qū)動程序采用DriverStudio、DDK和Visual C++ 6.0開發(fā)完成的[9，10].本設(shè)計(jì)完成的應(yīng)用程序主要實(shí)現(xiàn)以下功能：

(1)程序初始化，包括采集檢測設(shè)備是否正常、對IP硬核進(jìn)行參數(shù)配置、申請緩存數(shù)據(jù)的內(nèi)存、基地址映射等.

(2)數(shù)據(jù)采集傳輸與處理，主要是實(shí)現(xiàn)回波數(shù)據(jù)采集傳輸?shù)缴衔粰C(jī)以及上位機(jī)對數(shù)據(jù)進(jìn)行數(shù)字信號處理.

(3)測高儀硬件系統(tǒng)的配置，主要是設(shè)置FPGA的參數(shù)包括DMA緩存、設(shè)置中斷方式、采集程序任務(wù)的配置等.實(shí)現(xiàn)了上位機(jī)對硬件模塊的控制功能.

2.2 應(yīng)用程序設(shè)計(jì)

應(yīng)用程序是完成對數(shù)據(jù)采集系統(tǒng)的控制和數(shù)據(jù)處理功能，其工作流程如圖5所示.應(yīng)用程序初始化，PCIE驅(qū)動程序檢測：設(shè)備是否正確安裝、基地址映射、數(shù)據(jù)緩存內(nèi)存申請.成功初始化后通知主線程，主線程通過ICSA總線向硬件模塊發(fā)送啟動探測任務(wù).發(fā)射系統(tǒng)立即進(jìn)入到工作狀態(tài)，此時(shí)采集系統(tǒng)進(jìn)入到等待電離層回波信號狀態(tài).當(dāng)采集系統(tǒng)完整無缺的將一個(gè)頻點(diǎn)數(shù)據(jù)緩存到內(nèi)存中后，采集系統(tǒng)對當(dāng)前頻點(diǎn)的采集任務(wù)結(jié)束進(jìn)入到下一個(gè)頻點(diǎn)的采集.同時(shí)在內(nèi)存中的數(shù)據(jù)被上位機(jī)處理系統(tǒng)取出，采集和取出過程并行工作直到全部的頻點(diǎn)采集完畢.此時(shí)采集得到的是原始數(shù)據(jù)需要經(jīng)過進(jìn)一步處理，上位機(jī)采用雙機(jī)工作模式送入緩沖區(qū)中的數(shù)據(jù)通過網(wǎng)絡(luò)端口傳輸，數(shù)據(jù)處理機(jī)啟動數(shù)字信號處理解碼差分算法、去噪等，將這個(gè)頻點(diǎn)的結(jié)果顯示在軟件上等待著下一個(gè)頻點(diǎn)數(shù)據(jù)一直循環(huán)到完成全部頻點(diǎn).本地存儲數(shù)據(jù)是將原始數(shù)據(jù)和自定義DIF/ODF格式文件存在本地磁盤以方便研究使用.

圖5 程序工作流程圖Fig.5 Process flow chart

3 觀測結(jié)果分析

3.1 DMA讀寫速度測試

為了驗(yàn)證本文設(shè)計(jì)的PCIE總線接口的傳輸性能，設(shè)計(jì)采用DMA傳輸模式測試其讀寫速度，在設(shè)計(jì)應(yīng)用程序的同時(shí)結(jié)合Quartus Ⅱ開發(fā)環(huán)境使用Verilog HDL語言編寫代碼.其中主要的內(nèi)容是IP硬核模塊的設(shè)置有應(yīng)用層接口模式(Avalon-ST 128-bit)、最大負(fù)載量(512 Bytes)、最大有效載荷寫入(128 Bytes)、基地址寄存器大小、MSI中斷設(shè)置等.依據(jù)DMA模式測試傳輸數(shù)據(jù)量，結(jié)果如圖6所示.通過連續(xù)四十次速度測試，結(jié)果表明性能穩(wěn)定無缺失數(shù)據(jù)求其平均值讀速度為700 MB/s，寫速度為630 MB/s.

圖6 DMA讀寫測試Fig.6 DMA read write test

3.2 采集數(shù)據(jù)頻高圖

中南民族大學(xué)與中國科學(xué)院地質(zhì)與地球物理研究所合作研制的測高儀(PDI2)運(yùn)行于北京、武漢、海南地區(qū)進(jìn)行長年的觀測.將本文設(shè)計(jì)的PCIE總線高速采集系統(tǒng)結(jié)合測高儀平臺經(jīng)長時(shí)間運(yùn)行性能穩(wěn)定.頻高圖中數(shù)據(jù)經(jīng)過反演可得出電離層電子濃度剖面、真高等信息.電離層的色散作用會將回波信號分解為兩個(gè)圓偏振波在頻高圖中顯示為O波(紅)和X波(綠).電離層參數(shù)如真高的計(jì)算要用到O波和X波，另一個(gè)對于頻高圖標(biāo)定也需要清晰完整的O波曲線，因此對于研究電離層的變化規(guī)律頻高圖的描跡曲線清晰完整很重要.

使用ISA總線數(shù)據(jù)采集系統(tǒng)存在采集精度低、傳輸速度慢等造成頻高圖數(shù)據(jù)不完整無法準(zhǔn)確標(biāo)定臨界值影響電離層參數(shù)研究.圖7、8分別給出了不同地區(qū)(武漢、海南、北京)的頻高圖結(jié)果.圖7為武漢地區(qū)使用ISA總線和PCIE總線采集得到的頻高圖對比，采集時(shí)間間隔為15 min.圖8為在海南和北京地區(qū)同一時(shí)間電離層測高儀基于PCIE總線采集得到的頻高圖，同為15 min間隔采集.

由圖7可看出，對比原先的頻高圖使用本文設(shè)計(jì)的采集系統(tǒng)得到的頻高圖一次回波O波和X波更為清晰，還出現(xiàn)了清晰的二次回波信號曲線.原ISA總線采集得到的頻高圖一次回波O波和X波描跡不清，也不夠清晰完整.在圖8中海南和北京兩個(gè)地區(qū)得到的頻高圖一次回波O波和X波均較為清晰.

圖7 武漢地區(qū)ISA總線與PCIE總線頻高圖Fig.7 ISA bus and PCIE bus ionogram in Wuhan

圖8 海南和北京地區(qū)PCIE總線頻高圖Fig.8 PCIE bus ionogram in Hainan and Beijing

3.3 原始數(shù)據(jù)圖

原始數(shù)據(jù)為測高儀采集未經(jīng)過去噪、信道均衡等處理的數(shù)據(jù).數(shù)據(jù)采用中南民族大學(xué)在2019年6月25日4：45 UT(國際時(shí)間)電離層測高儀采集得到的原始數(shù)據(jù)，利用MATLAB算法讀取原始數(shù)據(jù)的信息，選擇在9.3MHz頻點(diǎn)主要原始數(shù)據(jù)格式自定義表1.

表1 頻點(diǎn)原始數(shù)據(jù)格式Tab.1 Frequency point raw data format

從表1中可以得出探測脈沖信號是重復(fù)進(jìn)行的，本次數(shù)據(jù)重復(fù)頻率為32次.通過計(jì)算頻率值與總頻率個(gè)數(shù)得到頻率分辨率為0.05 MHz.采集原始數(shù)據(jù)頻率為1～16 MHz，數(shù)據(jù)結(jié)構(gòu)存放按信息頭和I1,Q1,I2,Q2的排列方式.利用MATLAB算法提取出I1,Q1,I2,Q2對數(shù)據(jù)進(jìn)行矩陣處理按PulseNum* DataNumePerPulse方式排列得到結(jié)果如圖9所示.可以得出I、Q的數(shù)據(jù)信號幅度.

圖9 9.3 MHz I/Q信號幅度Fig.9 9.3 MHz I/Q signal amplitude

圖10 O波與X波信號幅度Fig.10 O wave and X wave signal amplitude

通過I、Q數(shù)據(jù)可以計(jì)算得出原始的O波與X波幅度，測高儀接收天線為南北與東西垂直方向架設(shè)，設(shè)南北接收天線的復(fù)信號為YSN東西接收天線的復(fù)信號為YEW.定義如下：

YEW=I1+j·Q1，YSN=I2+j·Q2,

(1)

再按以下算法得到O波與X波的值，WO代表O波信號，WX代表X波信號其表示為：

(I1-Q2)+j(Q1+I2),

(2)

(I1+Q2)+j(Q1-I2),

(3)

其O波與X波幅度信息結(jié)果如圖10所示.

O波與X波信號分離也是重要的，前提是要保證接收天線與接收機(jī)系統(tǒng)信號幅度和相位一致，但接收天線工藝、環(huán)境很難保證嚴(yán)格一致.可求出YEW通道相對于YSN幅度差值K，為解決雙通道信號不均衡問題找到一種方法，接收系統(tǒng)根據(jù)不同頻點(diǎn)相對幅度差生成通道補(bǔ)償表用于系統(tǒng)校正.利用公式(4)得到相對幅度差值如圖11所示.

(4)

利用采集系統(tǒng)在測高儀平臺(PDI2)上運(yùn)行采集得到的頻高圖一次回波O波和X波清晰，數(shù)據(jù)傳輸速度與精度性能都得到提升，利于縮短頻高圖采集時(shí)間.國際上的測高儀加密采集時(shí)間為每五分鐘一次，而PDI2測高儀實(shí)現(xiàn)了加密采集時(shí)間為一分鐘一次，是ISA總線所無法完成的，可用于研究多普勒頻移(Doppler frequency shift).研究電離層多普勒頻移對于研究電離層不同尺度的擾動與傳播具有重要的作用.通過相位斜率方法將原始數(shù)據(jù)中多普勒進(jìn)行提取，方法由公式(5)、(6)、(7)可得，其中φn是單個(gè)窄帶回波信號的相位.

圖11 通道相對幅度差值Fig.11 Channel relative amplitude difference

(5)

φ(ti)=Δω×ti+φ0,i=0,1,2,…,N-1,

(6)

(7)

圖12 多普勒頻移(Hz)與本地時(shí)間和掃描頻率連續(xù)變化Fig.12 Doppler frequency shift (Hz) continuously changes with local time and scan frequency

4 結(jié)語

隨著計(jì)算機(jī)及電子技術(shù)的不斷發(fā)展，傳統(tǒng)的ISA總線已滿足不了性能更優(yōu)的測高儀數(shù)據(jù)采集.為了提高測高儀采集精度及速度的性能，本文設(shè)計(jì)基于IP硬核PCIE 總線接口方案的采集系統(tǒng).以FPGA作為系統(tǒng)的控制核心完成對ADC模塊控制、時(shí)序控制、DMA數(shù)據(jù)傳輸?shù)裙δ埽谕瓿沈?qū)動程序與上位機(jī)應(yīng)用軟件的基礎(chǔ)上進(jìn)行系統(tǒng)探測采集.結(jié)果表明：設(shè)計(jì)的PCIE總線數(shù)據(jù)采集系統(tǒng)傳輸速度快，得到頻高圖O波、X波清晰，較傳統(tǒng)的ISA總線數(shù)據(jù)采集系統(tǒng)更優(yōu)，得到的多普勒頻移可用于研究電離層不規(guī)則體的發(fā)生.此外本設(shè)計(jì)還引出足夠的GPIO接口以方便進(jìn)行系統(tǒng)再次開發(fā)，可適應(yīng)日后功能更強(qiáng)的測高儀.