1 引言

適用于未來微處理器的電壓調(diào)整模塊（Voltage RegulatorModule,VRM）是一種特殊的負(fù)載點(diǎn)（PointofLoad,POL）變換器，它有很高的性能要求：低輸出電壓（0.8～1.6V），高負(fù)載電流（可達(dá)150A）以及快速的動(dòng)態(tài)響應(yīng)（負(fù)載電流變化率可達(dá)2A/ns）[1,2]。

現(xiàn)如今，主流的VRM電路拓?fù)涫嵌嘞嗟腂uck變換器[3-5]。但是，隨著開關(guān)頻率的提高，傳統(tǒng)的多相Buck變換器會(huì)遇到很多問題：開關(guān)損耗高、驅(qū)動(dòng)損耗高以及同步整流管的體二極管損耗高等。所以，為能使工作在較高開關(guān)頻率時(shí)有相對較高的效率，文獻(xiàn)[6]提出了一種運(yùn)用在VRM上的零電壓開關(guān)（ZeroVoltageSwitching,ZVS）自驅(qū)非隔離全橋變換器。所有的MOS管都實(shí)現(xiàn)ZVS以減少開關(guān)損耗。變壓器的引入使變換器占空比得到拓展，導(dǎo)致MOS管開關(guān)損耗和體二極管反向恢復(fù)損耗進(jìn)一步降低。同步整流管（SynchronousRectifier,SR）自驅(qū)的觀念，即變壓器二次電壓或其電壓的一部分用作整流管的驅(qū)動(dòng)已被廣泛運(yùn)用[7-10]。同步整流管自驅(qū)的好處是：驅(qū)動(dòng)電路簡單、部分驅(qū)動(dòng)的能量可再利用以達(dá)到低損耗，高效率的目的等。

雖然在低壓、大電流、高頻率的運(yùn)用場合，現(xiàn)在仍多使用傳統(tǒng)的模擬控制器，但隨著電力電子技術(shù)的不斷發(fā)展，功率變換器向著小型化、模塊化和智能化發(fā)展[11,12]。傳統(tǒng)的模擬控制已不能滿足要求，因此數(shù)字控制變換器是發(fā)展的必然趨勢。數(shù)字控制器是個(gè)很有前景的研究課題，它自身有很多優(yōu)勢：可編程、低功耗、可節(jié)省空間的使用、控制器整體的魯棒性好，即對寄生參數(shù)變化不敏感、易于實(shí)現(xiàn)先進(jìn)和復(fù)雜的控制策略等。為了提高功率密度和動(dòng)態(tài)特性，變換器的開關(guān)頻率越來越高，目前已達(dá)1MHz甚至更高。超高的開關(guān)頻率會(huì)給數(shù)字控制帶來新的問題。由于量化誤差的存在，可能產(chǎn)生有限環(huán)振蕩，影響系統(tǒng)的穩(wěn)定性。另外，由于數(shù)模轉(zhuǎn)換器（Analog to Digital Converter, ADC）采樣時(shí)間和數(shù)字電路計(jì)算時(shí)間的存在，反饋系統(tǒng)中存在比較大的時(shí)間延遲，如果不能很好的建模和補(bǔ)償，會(huì)嚴(yán)重?fù)p害系統(tǒng)的動(dòng)態(tài)特性。本研究是在目前數(shù)字電路小信號(hào)模型的基礎(chǔ)上，研究反饋回路上每一個(gè)環(huán)節(jié)對時(shí)間延遲的影響，從整體上得到一個(gè)完整準(zhǔn)確的數(shù)字控制變換器小信號(hào)模型，以此來指導(dǎo)整個(gè)變換器控制補(bǔ)償?shù)脑O(shè)計(jì)[13-17]。

數(shù)字控制的12VZVS自驅(qū)VRM包括了主電路和控制電路，其中主電路部分是一個(gè)模擬系統(tǒng)，而數(shù)字控制部分是數(shù)模混合系統(tǒng)。圖1給出了數(shù)字控制VRM的系統(tǒng)框圖，點(diǎn)劃線部分是數(shù)字控制器的內(nèi)部結(jié)構(gòu)。電壓和電流的ADC會(huì)將采樣回來的電壓和電流模擬信號(hào)轉(zhuǎn)換成離散值，所有的補(bǔ)償和計(jì)算等都是在數(shù)字的離散形式下完成的。然后通過數(shù)字脈寬調(diào)制器（Digital Pulse Width Modulation,DPWM），將離散的占空比值再轉(zhuǎn)換成模擬信號(hào)用以驅(qū)動(dòng)開關(guān)管。

圖1 12VZVS自驅(qū)VRM的系統(tǒng)框圖Fig.1 System diagram of 12V ZVS self-driven VRM

因此要對數(shù)字控制VRM進(jìn)行很好的控制，必須對其主電路和控制電路進(jìn)行建模分析。另外還設(shè)計(jì)了自適應(yīng)電壓定位（Adaptive Voltage Positioning，AVP）環(huán)路以保證電路實(shí)現(xiàn)AVP。

本文將詳細(xì)給出數(shù)字控制12VZVS自驅(qū)VRM的主電路和數(shù)字控制電路的小信號(hào)模型，并依此設(shè)計(jì)AVP環(huán)路，再通過仿真和實(shí)驗(yàn)結(jié)果來驗(yàn)證此設(shè)計(jì)方法。

2 主功率電路小信號(hào)模型的建立

12VZVS自驅(qū)VRM的主電路（圖2）本質(zhì)上是Buck型全橋直流變換器，它的小信號(hào)模型與多相Buck變換器類似。圖3給出了12VZVS自驅(qū)VRM與兩相交錯(cuò)并聯(lián)Buck電路的對應(yīng)關(guān)系。圖中，12V自驅(qū)VRM中的Q2和Q4管分別對應(yīng)兩相Buck中的Q2和Q1管；同步整流管S1和S2分別對應(yīng)到兩相Buck中的S1和S2管。另外，12V自驅(qū)VRM中，Q1和Q3管的驅(qū)動(dòng)信號(hào)與Q2和Q4管的互補(bǔ)。

圖2 12V零電壓開關(guān)自驅(qū)電壓調(diào)整模塊Fig.2 12VZVSself-drivenVRM

圖3 兩相Buck和12V自驅(qū)VRM的比較Fig.3 Comparison between 2-phase Buck and 12V ZVSself-driven VRM

這兩個(gè)電路小信號(hào)模型的主要區(qū)別在于12V自驅(qū)VRM中存在變壓器的漏感，它的功能相當(dāng)于一個(gè)阻尼電阻。由于采用PCB繞組，所以漏感值較小，其作用可以忽略。因此可以借鑒多相Buck主電路

模型推導(dǎo)的方式來推導(dǎo)12V自驅(qū)VRM主電路模型。

圖4是12VZVS自驅(qū)VRM的小信號(hào)模型。

圖4 12VZVS自驅(qū)VRM的小信號(hào)模型Fig.4 Small signal model of 12V ZVS self-driven VRM

圖中，Gii是電感電流iL相對負(fù)載電流io的傳遞函數(shù)。Gid是電感電流iL相對占空比d的傳遞函數(shù)。FM模擬了電感電流的脈動(dòng)效應(yīng)。Gi代表電流的檢測，值通常取檢測電阻Ri。Gcon是電壓回路補(bǔ)償器的傳遞函數(shù)。

這里，Leq是等效的濾波電感，DCReq是其等效的直流電阻。由于是四相交錯(cuò)并聯(lián)工作，因此Leq是單相濾波電感的四分之一，DCReq是單相直流電阻的四分之一。

3 數(shù)字控制器小信號(hào)模型的建立

3.1 抗混濾波器小信號(hào)模型的建立

圖5給出了沒有限制帶寬的采樣信號(hào)頻譜圖。經(jīng)過采樣之后，信號(hào)的基本頻譜會(huì)在采樣頻率的諧波頻率上重復(fù)延拓，諸如±fs，±2fs等。如果信號(hào)的頻譜不受限制，就會(huì)產(chǎn)生混疊效應(yīng)?；殳B效應(yīng)會(huì)使得采樣后的信號(hào)修復(fù)變得困難。為減小這種效應(yīng)的影響，加入了一個(gè)抗混濾波器。圖6給出了加入抗混濾波器后采樣信號(hào)的頻譜。這個(gè)濾波器的目的是消除采樣信號(hào)高于奈奎斯特頻率（采樣頻率的一半）的部分。數(shù)字控制器中，一階低通濾波器可用作抗混濾波器。它的傳遞函數(shù)表達(dá)式為

圖5 未限制帶寬信號(hào)的頻譜Fig.5 Spectrum of an unlimited band signal

圖6 加入抗混濾波器后信號(hào)的頻譜Fig.6 Spectrum of an unlimited band signal withanti-aliasing filter

3.2 電壓和電流ADC小信號(hào)模型的建立

圖1中電壓和電流采樣均需通過ADC將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，電壓和電流ADC的電路結(jié)構(gòu)一樣。圖7是ADC的模型，它包括一個(gè)采樣器、一個(gè)延時(shí)器以及一個(gè)數(shù)字轉(zhuǎn)換器。

圖7 模數(shù)轉(zhuǎn)換器的經(jīng)典模型Fig.7 Classical Model of an analog to digital converter

ADC的小信號(hào)模型可以分成兩部分。第一部分包括采樣和延時(shí)單元，表現(xiàn)出純粹的延時(shí)功能。而在整個(gè)數(shù)字控制系統(tǒng)中，不僅僅ADC存在延時(shí)，計(jì)算以及DPWM都存在延時(shí)，在此所有延時(shí)都統(tǒng)一起來考慮，其表達(dá)式如下

式中，Td表示整個(gè)數(shù)字控制系統(tǒng)的延時(shí)時(shí)間，即從輸出采樣到占空比作用的延時(shí)時(shí)間，包括ADC、計(jì)算以及DPWM時(shí)間。

數(shù)字補(bǔ)償器中，電壓和電流的采樣頻率是不同的。對于電壓ADC采樣頻率是開關(guān)頻率的兩倍，如圖8所示。采樣時(shí)刻都是在導(dǎo)通時(shí)間段和關(guān)斷時(shí)間段的中點(diǎn)。在這階段，假設(shè)模數(shù)轉(zhuǎn)換時(shí)間和計(jì)算時(shí)間足夠短，以至于采樣電壓在時(shí)刻nTs時(shí)，占空比會(huì)在緊接著的關(guān)斷邊緣更新。因此，稱這個(gè)延時(shí)為tdv1。同樣，當(dāng)采樣時(shí)刻為(n+1)Ts，延時(shí)為tdv2。對小信號(hào)回路的分析，考慮這兩種延時(shí)的最壞情況。如

圖8 電壓模數(shù)檢測延時(shí)Fig.8 Voltage A-D sensing delay

對于電流ADC采樣頻率等于開關(guān)頻率。采樣時(shí)刻在每個(gè)開關(guān)關(guān)斷時(shí)間段的中點(diǎn)，如圖9所示。

圖9 電流模數(shù)檢測延時(shí)Fig.9 Current A-D sensing delay

與電壓ADC推導(dǎo)的方法類似，電流回路的延時(shí)時(shí)間計(jì)算如下

ADC包括一個(gè)數(shù)字轉(zhuǎn)換器。數(shù)字轉(zhuǎn)換器是一個(gè)非線性的模塊，它有非線性的增益。當(dāng)擾動(dòng)足夠大（相比于轉(zhuǎn)換器的階梯波幅值）時(shí)，非線性增益可簡化為線性的。故做出如下假設(shè)，數(shù)字轉(zhuǎn)換器的增益為一線性值，即

式中，QAD是轉(zhuǎn)換器的階梯波幅值。

對于電壓ADC，這個(gè)值通常是固定不變的。對于電流ADC，情況則有所不同。因?yàn)閿?shù)控芯片內(nèi)部會(huì)將檢測到的電流值重新轉(zhuǎn)換成它的真實(shí)值。例如，電感電流值是10A，考慮到檢測和采樣的增益，用于計(jì)算的電流信息設(shè)定為10A。在這情況下，電流ADC的整體增益就可以設(shè)定為1。

3.3 紋波濾波器小信號(hào)建模的建立

對于電壓回路，采樣頻率是開關(guān)頻率的兩倍。因此，采樣電壓仍會(huì)有開關(guān)頻率部分的噪聲，這是回路補(bǔ)償所不希望的。抗混濾波器是一階低通濾波器，其截止頻率大概在1MHz范圍，所以它不能消除開關(guān)頻率附近的紋波。為解決這個(gè)問題，引入了一個(gè)數(shù)字濾波器。

此濾波器的Z域傳遞函數(shù)如下

此濾波器的物理意義是將連續(xù)的兩個(gè)采樣值取平均。為得到它的等效S域傳遞函數(shù)，在此采用雙

其Z域和S域傳遞函數(shù)的伯德圖如圖10所示。

電流回路中電流紋波濾波器與其類似，這里不再贅述。

圖10 紋波濾波器Z域和S域伯德圖的比較Fig.10 Comparison of Bode plot of Z-domain andS-domain ripple filter

3.4 數(shù)字補(bǔ)償器小信號(hào)模型的建立

數(shù)字控制回路使用比例、積分、微分（PID）補(bǔ)償器來修正檢測的數(shù)字化電壓使其穩(wěn)定在給定值。額外的二階微分增益和二階后置濾波器提供高階零、極點(diǎn)，進(jìn)一步優(yōu)化回路寬范圍的性能。所有回路參數(shù)在一定的范圍內(nèi)是可編程的，允許的回路帶寬是10～300kHz，同時(shí)它也取決于主功率電路的形式。式（13）給出了一個(gè)通用的補(bǔ)償器的表達(dá)式。

式中，Ki、Kp、Kd和Kd2分別是積分、比例、微分和二階微分增益；Kfd1、Kfd2是二階全極點(diǎn)低通后置濾波器的系數(shù)。

采用雙線性變換，等效的S域傳遞函數(shù)可推導(dǎo)如下

從式（14）可以看出，補(bǔ)償器實(shí)際上是一個(gè)三極點(diǎn)、三零點(diǎn)的補(bǔ)償器。

3.5 DPWM小信號(hào)模型的建立

控制電路中采用雙沿?cái)?shù)字調(diào)制波。在小信號(hào)的分析，忽視非線性增益，將其視作為一個(gè)線性增益。圖11是DPWM的增益推導(dǎo)。

圖11 DPWM的增益推導(dǎo)Fig.11 Derivation of DPWM gain

與模擬的PWM推導(dǎo)類似，DPWM的增益如下

式中，Tsw是開關(guān)周期；Tclk是DPWM的分辨。

3.6 數(shù)字控制器完整小信號(hào)模型的建立

以上將數(shù)字控制電路各組成部分分別建模，依此圖12給出了完整數(shù)字控制器小信號(hào)模型。

圖12 數(shù)字控制12V自驅(qū)VRM的小信號(hào)模型Fig.12 Small signal model of digitally controlled 12Vself-driven VRM

電流回路的增益是

電壓回路的增益（電流回路開路）是

整個(gè)電壓回路的增益T2（電流回路閉合）是

4 自適應(yīng)電壓定位設(shè)計(jì)方法

對于AVP回路的設(shè)計(jì)，借鑒了文獻(xiàn)[18]提出的恒定輸出阻抗設(shè)計(jì)概念。高帶寬的電流回路設(shè)計(jì)可將一個(gè)二階系統(tǒng)簡化成一階系統(tǒng)。當(dāng)電流回路閉合及電壓回路開路時(shí)，變換器可當(dāng)成一個(gè)理想的電流源，它的輸出阻抗近似表示如下

圖13是電流回路閉合時(shí)的電路圖，變換器因而簡化成一個(gè)一階系統(tǒng)。電流源的阻抗無窮大，故只有輸出電容會(huì)影響到系統(tǒng)的輸出阻抗。

圖13 電流回路閉合12V自驅(qū)VRM電路圖Fig.13 Circuit diagram of 12V self-driven VRM withcurrent loop closed

圖14是恒定輸出阻抗設(shè)計(jì)示意圖。為了實(shí)現(xiàn)恒定的輸出阻抗，系統(tǒng)回路 T2應(yīng)設(shè)計(jì)成斜率為-20dB/dec，截止頻率ωc由Rdroop值和全部的輸出電容決定。期望的T2是

式（18）已經(jīng)給出T2的表達(dá)式，將已知的表達(dá)式代入，聯(lián)立式（18）和式（20），可以得到補(bǔ)償器的確切表達(dá)式，并依此設(shè)計(jì)補(bǔ)償電路。一般的補(bǔ)償電路，只需要雙極點(diǎn)和單零點(diǎn)，形如

其中，積分環(huán)節(jié)是用來消除穩(wěn)態(tài)誤差；零點(diǎn)是用來補(bǔ)償系統(tǒng)的雙極點(diǎn)；高頻域范圍的極點(diǎn)是用來進(jìn)一步衰減開關(guān)噪聲的，但也可省略以簡化補(bǔ)償器的設(shè)計(jì)。設(shè)計(jì)K值，從而得到電流回路的高帶寬ωci。

圖14 恒定輸出阻抗設(shè)計(jì)Fig.14 Constant output impedance design

5 仿真和實(shí)驗(yàn)結(jié)果

圖15 自適應(yīng)電壓定位12V自驅(qū)VRM仿真結(jié)果Fig.15 Simulation results of 12V self-driven VRM with AVP

為驗(yàn)證模型和設(shè)計(jì)策略，搭建了SIMPLIS仿真電路。圖15是T2的回路增益和閉合回路輸出阻抗的仿真模型。T2的帶寬是110kHz，相位裕度是70°，高于帶寬時(shí)輸出阻抗是恒定的。圖16是負(fù)載跳變（Io:0A→100A→0A）時(shí)域的仿真結(jié)果。

圖16 12V自驅(qū)VRM負(fù)載跳變的仿真結(jié)果Fig.16 Simulation results of 12V self-driven VRMof load transient

為了驗(yàn)證理論分析的正確性，在實(shí)驗(yàn)室制作了一臺(tái)實(shí)驗(yàn)樣機(jī)，主功率電路的參數(shù)如表1所示。圖17是1UVRM樣機(jī)的圖片。圖18是實(shí)驗(yàn)結(jié)果，控制帶寬是106kHz，相位裕度65°。圖19是負(fù)載跳變時(shí)實(shí)驗(yàn)結(jié)果的時(shí)域波形。實(shí)驗(yàn)結(jié)果表明，根據(jù)本文所提出的小信號(hào)模型，設(shè)計(jì)的電路控制參數(shù)可以滿足要求，實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性。這里輸出濾波電容的取值（2mF）較理論計(jì)算（1mF左右）的大。因?yàn)榭刂破鞯难訒r(shí)效應(yīng)產(chǎn)生較大的電壓波動(dòng)，而VRM對電壓的要求又很嚴(yán)格，沒有其他更好的方法消除，故只能增大輸出濾波電容。

表 主功率電路參數(shù)Tab. Parameters of main circuit

圖17 原理樣機(jī)Fig.17 The prototype picture圖18

圖18 2mF電容的回路測量結(jié)果Fig.18 Loop measurement with 2mF capacitor

圖19 2mF電容的動(dòng)態(tài)性能Fig.19 Load dynamics with 2mF capacitor

6 結(jié)論

本文提出了一種系統(tǒng)的數(shù)字控制VRM建模方法。對12VZVS自驅(qū)VRM的主電路和控制電路逐一進(jìn)行建模，最后給出了完整模型。通過這種方法，可以更直觀地了解數(shù)字控制器。在此基礎(chǔ)上設(shè)計(jì)控制器并實(shí)現(xiàn)了AVP功能。這種方法準(zhǔn)確、直觀。最后通過仿真及實(shí)驗(yàn)結(jié)果很好地驗(yàn)證了理論分析的正確性。

[1] Voltage regulator module(VRM) and enterprise voltageregulator-down(EVRD) 11.0 design guidelines[S].Santa Clara, CA: Intel Crop., 2006.

[2] Zhou X, Zhang X, Liu J. Investigation of candidate VRM topologies for future microprocessors[C]. Proceedingsof the IEEE APEC, 1998: 145-150.

[3] Yao K, Xu M, Meng Y, et al. Design considerationsfor VRM transient response based on the output impedance[J]. IEEE Transactions on Power Electronics,2003, 18(6): 1270-1277.

[4] Ren Y, Yao K, Xu M, et al. Analysis of the powerdelivery path from 12V VR to the microprocessor[J].IEEE Transactions on Power Electronics, 2004, 19(6):1507-1514.

[5] Zhang Z, Eberle W, Yang Z, et al. Optimal design ofresonant gate driver for buck converter based on anew analytical loss model[J]. IEEE Transactions onPower Electronics, 2008, 23(2): 653-666.

[6] Zhou J, Xu M, Sun J, et al. A self-driven softswitchingvoltage regulator for future microprocessors[J]. IEEE Transactions on Power Electronics,2005, 20(4): 806-814.

[7] Alou P, Cobos J A, Garcia O. A new driving schemefor synchronous rectifiers: Single winding self-drivensynchronous rectification[J]. IEEE Transactions onPower Electronics, 2001, 16(6): 803-811.

[8] Ren Y, Xu M, Sterk D, et al. 1 MHz self-driven ZVSfull-bridge converter for 48 V power pods[C]. PowerElectronics Specialist Conference, 2003: 1801-1806.

[9] 甘鴻堅(jiān)，嚴(yán)仰光.高頻PWM 直-直變換的同步整流技術(shù)[J].電力電子技術(shù),1998,32(4):105-108.Gan Hongjian, Yan Yangguang. Synchronous rectifierof high frequency DC-DC converters[J]. PowerElectronics, 1998, 32(4): 105-108.

[10]謝小高,張軍明,錢照明.基于新型同步整流驅(qū)動(dòng)方案的綠色電源[J].電工技術(shù)學(xué)報(bào)，2007，22(3)：96-101.Xie Xiaogao, Zhang Junming, Qian Zhaoming. Agreen power supply based on a new synchronousrectification[J]. Transactions of China ElectrotechnicalSociety, 2007, 22(3): 96-101.

[11]錢照明，何湘寧.電力電子技術(shù)及其應(yīng)用的最新發(fā)展(一)[J].中國電機(jī)工程學(xué)報(bào),1997,17(6):361-366.Qian Zhaoming, He Xiangning. The recent developmentsof power electronics and its applications(1)[J].Proceedings of the CSEE, 1997, 17(6): 361-366.

[12]錢照明，董伯藩，何湘寧.電力電子技術(shù)及其應(yīng)用的最新發(fā)展(二)[J].中國電機(jī)工程學(xué)報(bào),1998,18(3):153-162.Qian Zhaoming， Dong Bofan， He Xiangning. Therecent developments of power electronics and itsapplications(II)[J]. Proceedings of the CSEE, 1998,18(3): 153-162.

[13]Van de Sype D M, De Gussems K, Van den BosscheA P. Experimental verification of the Z-domain modelfor digitally controlled converters[C]. Power ElectronicsSpecialists Conference, 2005: 2164-2170.

[14]Maksimovic D, Zane R. Small-signal discrete-timemodeling of digitally controlled PWM converters [J].IEEE Transactions on Power Electronics, 2007, 22(6):2552-2556.

[15]Maksimovic D, Zane R, Erickson R. Impact of digitalcontrol in power electronics[C]. Proceedings of ISPSD2004: 13-22.

[16]Corradini L, Mattavelli P. Analysis of multiplesampling technique for digitally controlled DC-DCconverters[C]. Power Electronics Specialists Conference,2006: 1-6.

[17]Corradini L, Mattavelli P. Modeling of multisampledpulse width modulators for digitally controlled DCDCconverters[J]. IEEE Transactions on PowerElectronics, 2008, 23(4): 1839-1847.

[18]Yao K, Meng Y, Xu P, et al. Design considerationsfor VRM transient response based on the outputimpedance[J]. IEEE Transactions on Power Electronics,2003, 18(6): 1270-1277.