彭 平，張劍云，周青松，趙 利

(1.國防科技大學電子對抗學院，安徽 合肥 230031；2.解放軍31104部隊，江蘇 南京 210028)

0 引言

在現(xiàn)代ESM中，雷達信號密集復雜、交錯多變、頻帶寬開，模擬接收機難以實現(xiàn)對雷達偵察信號的全概率截獲和高精度測頻，加上新體制雷達的抗截獲、反偵察和抗干擾能力不斷完善[1]，使得基于傳統(tǒng)的FPGA、DSP架構的處理機難以實現(xiàn)電子支援偵察信號的實時分選。這對ESM系統(tǒng)中的偵察接收機和信號處理機的設計提出了挑戰(zhàn)，因此在設計時需解決兩個問題：一是如何設計出能實現(xiàn)全概率截獲和高精度測頻的寬帶偵察接收機；二是如何設計出能對從接收機前端獲得的大吞吐量高速數(shù)據(jù)流實時分選的信號處理機。

在電子戰(zhàn)領域，搜索式超外差接收機、瞬時測頻接收機和信道化測頻接收機等模擬接收機技術相對成熟，在ESM系統(tǒng)中應用較為廣泛，而數(shù)字接收機特別是數(shù)字信道化接收機受限于硬件水平，一般作為模擬接收機的補充，處于輔助和從屬地位[2]。將寬帶雷達偵察信號進行折疊信道化再進行數(shù)字信道化是將超外差與數(shù)字信道化的優(yōu)勢相結合，即將寬帶信號折疊在同一個頻段上再進行數(shù)字信道化的并行處理，不僅可以解決大寬帶信號的處理問題，還可以實現(xiàn)高靈敏度接收，而且接收的信號能長期存儲、信息損失少，可以在截獲后實現(xiàn)較為復雜的算法進行分選識別。

信號處理機則以傳統(tǒng)的FPGA+DSP架構為主，以PowerPC通用處理器嵌入式開發(fā)為輔。為了適應分選識別技術的發(fā)展，以及實現(xiàn)通用性、易開發(fā)和軟件化等要求，近年來使用CPU+GPU架構的信號處理機來實現(xiàn)一些復雜算法成為一種趨勢。如2017年哈爾濱工業(yè)大學的劉楠提出基于GPU并行計算的雷達信號分選算法，在先驗知識不足的情況下使用Fast-ICA的K-Means聚類算法能夠滿足實時性分選要求[3]，但如果沒有經(jīng)過精確測頻引導，分選準確率將會受到影響。2019年西南電子技術研究所的莊躍遷提出一種基于高性能GPU的實時脈內分析實現(xiàn)方案進行分析處理，在信號分選之前即對雷達信號脈沖分析處理，獲取其調制樣式及調制參數(shù)，利用GPU的陣列并行處理能力，能夠大幅度提高雷達信號分選的正確率[4]，該方案運用于ESM系統(tǒng)時也需考慮對寬帶雷達偵察信號全概率截獲和高精度測頻的要求。也有學者在CPU+GPU異構服務器的基礎上對雷達信號的處理進行了研究，能夠滿足搜索探測的雷達信號處理要求，但對于雷達偵察支援信號的處理卻鮮有提及。

為解決現(xiàn)代ESM系統(tǒng)難以同時實現(xiàn)對復雜交錯寬帶雷達偵察信號全概率截獲、高精度測頻和實時可編程分選的問題，本文提出級聯(lián)式信道化和異構服務器的ESM系統(tǒng)組合架構。

1 級聯(lián)式信道化和異構服務器的ESM系統(tǒng)組合架構

偵察接收機和信號處理機主要負責雷達信號和數(shù)據(jù)的處理，是ESM系統(tǒng)的核心部分。從現(xiàn)代雷達對抗面臨的信號環(huán)境和實戰(zhàn)需求來看，二者必須整體設計、互相搭配才能共同支撐ESM系統(tǒng)。

按典型信號處理系統(tǒng)的物理結構進行功能建模，ESM系統(tǒng)主要由天線模塊、偵察接收模塊、信號處理模塊、顯示操控模塊、記錄模塊等組成[2]，典型ESM系統(tǒng)組成如圖1所示。

圖1 典型ESM系統(tǒng)組成框圖Fig.1 Typical radar countermeasure support reconnaissance system block diagram

從偵察接收機的角度來看，嚴峻的ESM雷達信號環(huán)境對現(xiàn)代接收機的靈敏度、瞬時帶寬、動態(tài)范圍、頻率選擇性、實時性、靈活性、自適應性、在線可配置性、對同時到達信號的分辨率等提出更高的要求，表1將常見的模擬接收機與信道化接收機進行詳細對比，為信道化接收機的選擇提供了參考依據(jù)[2]。

表1 常見模擬接收機與信道化接收機的性能對比Tab.1 Performance comparison between analog receivers and channelized receivers

從信號處理機的角度來看，雷達偵察信號處理對點數(shù)、運算速度、數(shù)據(jù)傳輸速度等方面的要求比探測雷達信號處理更高，且沒有先驗信息作為參考，加上現(xiàn)代的ESM系統(tǒng)除了射頻前端外其他很多模擬電路也通過軟件來實現(xiàn)，因此對雷達偵察信號的分選識別、脈內特征分析等處理需要采取較為復雜的算法。而基于傳統(tǒng)的FPGA、DSP或者PowerPC通用處理器等嵌入式硬件架構的雷達信號處理系統(tǒng)在運算能力、通用性、復雜算法實現(xiàn)和開發(fā)難度等方面存在一定的不足，表2將各類型處理器的性能進行了對比。

表2 各類型處理器性能對比Tab.2 Performance comparison for each type of processor

通過表2可知，異構服務器的整體性能比其他3種處理器要好，但考慮到FPGA可以并行運算，而DSP采用哈弗結構，它們都具有很強的實時性，是雷達信號處理系統(tǒng)的首選，所以需要通過實際性能測試來進行比較。

表3將雷達信號處理中常見的單精度1 024點FFT運算的測試情況進行了對比，測試結果驗證了異構服務器用于ESM系統(tǒng)實時信號處理的可行性。

表3 各處理器單精度1 024點FFT運算性能測試對比Tab.3 Comparison table of performance test of 1024 point FFT operation with single precisionfor each processor

2 組合架構中寬帶雷達信號高精度測頻的實現(xiàn)

由于難以對截獲的雷達偵察信號采用射頻直接采樣技術進行數(shù)字化，需要先借助模擬處理技術，即折疊信道化，先把寬帶信號轉換為適合于 A/D 采樣的中頻信號進行處理，因此本文采用折疊+數(shù)字級聯(lián)式信道化的設計方法。

以機載ESM系統(tǒng)通常的工作頻率范圍，即2～18 GHz帶寬的信號環(huán)境為例，具體設計流程為：第一步，首先用2～18 GHz帶通濾波器把支援偵察目標范圍以外的信號濾去，只留下保留處理頻段2～18 GHz的信號；然后用低噪聲放大器提高信噪比；最后用功分器將信號分為8路。第二步，8路信號分別經(jīng)過2～4 GHz、4～6 GHz、6～8 GHz、8～10 GHz、10～12 GHz、12～14 GHz、14～16 GHz、16～18 GHz帶通濾波器，分割成8個帶寬為2 GHz的波段。第三步，用8個不同的本振(LO)將8個波段下變頻為8路中心頻率同為3 GHz、寬帶同為2 GHz的中頻模擬信號，相同的中心頻率和帶寬可以確保在后續(xù)帶通采樣時只需使用一個采樣率就能實現(xiàn)數(shù)字化。第四步，用合路器將8路中頻模擬信號統(tǒng)一折疊為2 GHz瞬時處理帶寬的中頻模擬信號，并根據(jù)檢波器隨機觸發(fā)或順序掃描儀掃描的結果判斷折疊信號的所屬波段。第五步，為滿足2 GHz瞬時處理帶寬要求并留有一定過渡帶，使用4.8 GSPS采樣率的ADC芯片進行采樣[5]，得到實際帶寬為2.4 GHz的寬帶數(shù)字中頻采樣數(shù)據(jù)并高速緩存。第六步，通過對緩存的2.4 GHz采樣數(shù)據(jù)進行抽取分路、多相濾波和并行IFFT實現(xiàn)數(shù)字信道化，得到32路75 MHz的數(shù)字正交I、Q信號，獨立信道數(shù)為16個，最后通過多路光纖并行輸出至信號處理機。

上述流程的具體實現(xiàn)如圖2所示，由圖可以看出經(jīng)過折疊信道化+數(shù)字信道化的處理，最終可以得到與信號帶寬相適應的、有效帶寬經(jīng)過壓縮的正交數(shù)字基帶信號。在繼承前文所述的信道化接收機優(yōu)點的基礎上，該設計方法還將采樣率保持在非常高的水平上(4.8 GSPS)，確保了頻率分辨率，同時大大減小了模擬設備使用量，簡化了系統(tǒng)設計，便于工程實現(xiàn)。

圖2 折疊信道化+數(shù)字信道化偵察接收機的總體設計流程圖Fig.2 System design flow chart of folded channelized + digital channelized reconnaissance receiver

3 組合架構中高速雷達信號數(shù)據(jù)流實時處理的實現(xiàn)及仿真

軍工產(chǎn)品的來源很大程度上依靠商業(yè)市場，使用商用現(xiàn)成品(COTS)實現(xiàn)處理高速雷達信號數(shù)據(jù)流已經(jīng)越來越普遍，與傳統(tǒng)的軍事專項定購方法相比，使用COTS開發(fā)周期快，能減少研發(fā)成本，服務器中通用處理器都有開放軟件標準，制造商通常還提供對處理器進行優(yōu)化的信號處理庫[6]。隨著異構服務器運算性能的大幅提升，軟件生態(tài)環(huán)境的進一步優(yōu)化、并行及低延時編譯方法的逐步成熟，使得利用異構服務器完成強實時的雷達信號處理任務成為可能[7]?；贕PU+CPU異構服務器的實時分選識別，通過采用高速數(shù)據(jù)存儲處理平臺架構，能夠實現(xiàn)對輸入數(shù)據(jù)提供實時存儲、處理。在前文論述的級聯(lián)式信道化的基礎上，ESM系統(tǒng)的信號流程圖如圖3所示。

圖3 ESM系統(tǒng)信號處理流程圖Fig.3 Signal processing flow chart of radar countermeasure system

為驗證將異構服務器用于實現(xiàn)ESM系統(tǒng)中信號處理算法的準確度和實時性，本文主要對ESM系統(tǒng)信號處理的主要環(huán)節(jié)信號分選進行仿真。在充分利用前文所述的級聯(lián)式信道化實現(xiàn)高精度測頻和信號并行處理等優(yōu)點的基礎上，可以通過異構服務器實現(xiàn)軟件化分選處理來提高信號分選的效率和準確性，同時考慮到實際在ESM情況下存在缺乏充足先驗信息、樣本空間不夠大以及實時性要求難滿足等客觀情況，本文采用SVM分類算法進行仿真。

3.1 SVM原理

SVM是基于統(tǒng)計學習理論和結構風險最小化準則的一種分類器。SVM算法是一個凸二次優(yōu)化問題，能夠保證找到的極值解就是全局最優(yōu)解，無須任何先驗知識便能找到最優(yōu)超平面分割面，且僅憑少量的支持向量就能表示這個最優(yōu)超平面分割面，在解決小樣本、非線性高維模式分選識別問題中表現(xiàn)出結構簡單、全局最優(yōu)、泛化能力強等許多特有優(yōu)勢[8]，因此適合用于ESM系統(tǒng)中雷達信號的分選。

SVM是在兩類線性可分問題的最優(yōu)分類算法基礎上發(fā)展而來的。以兩類線性可分數(shù)據(jù)為例，一類數(shù)據(jù)用圓形代表，另一類數(shù)據(jù)用菱形代表，則最優(yōu)分類線(在高維情況下為最優(yōu)分類超平面)示例圖如圖4所示。

圖4 最優(yōu)分類線示例圖Fig.4 Sample diagram of the optimal classification line

圖4中margin代表分類平面間的最大分類間隔，處于分類線兩側的數(shù)據(jù)點為待分類的樣本。在該示例圖中，基本分類判別面方程為：

WTX+b=0

若對線性可分的樣本集進行數(shù)據(jù)歸一化處理，分類間隔的表達式為，求分類間隔最大問題實際上就是求最小，通過加入有效約束條件，引入拉格朗日乘子后，解得最優(yōu)分類判別函數(shù)，且其參數(shù)的確定依賴于SV(支持向量)，從而得到通用SVM最優(yōu)化分類函數(shù)表達式：

在實際應用中，為解決SVM只能處理線性可分樣本的問題，將核函數(shù)與最優(yōu)分類判別面相結合形成最終的SVM模型，分類函數(shù)表達式變?yōu)椋?/p>

引入核函數(shù)的主要目的是將原低維空間中非線性不可分函數(shù)映射到高維空間中，即解決低維特征空間無法構造分類超平面的問題，從而將非線性不可分的問題轉化為線性可分問題，此時的最優(yōu)分類算法就變成了SVM分類算法[8]。

SVM分類算法的性能關鍵在于核函數(shù)方法的選取，常見的核函數(shù)有線性核、p階多項式核、多層感知器核(Sigmoid)和Gauss徑向基核(RBF)[1]。本文采用基于Gauss徑向基核的SVM分類算法進行信號分選的仿真分析。

3.2 算法仿真

3.2.1參數(shù)設置

用PDW(脈沖描述字)表述雷達的參數(shù)，主要包括射頻(RF)、PA(脈沖幅度)、PW(脈沖寬度)、TOA(到達時間)、DOA(到達角)。2部偵察站分別部署在(±50 000,0,0)，4部雷達的位置在(7 000,4 000,4 000)處隨機產(chǎn)生，DOA不考慮俯仰，采集0.1 s的脈沖數(shù)據(jù)。分別設置3種不同復雜度的ESM工作頻段中S波段的信號樣式。

1) 固定載頻、固定脈寬；

2) 頻率捷變(捷變范圍為5 MHz)、脈寬捷變(捷變范圍為0.5 μs)、脈沖丟失率為10%；

3) 脈沖丟失率為20%，其余與2)中相同。

3.2.2仿真分析

對雷達全脈沖數(shù)據(jù)的各個維度進行相關性檢測可知相關性最強的是RF和PW兩個屬性，因此選擇利用這兩個屬性來進行分選。由于Matlab中的SVM只用于二分類，因此針對四部雷達的分類問題需要通過多個SVM的組合來完成，訓練出四個分類器，測試數(shù)據(jù)時取匹配概率最大的分類結果。

把坐標上的每一個點都載入模型得到對應的分類預測，仿真中在SNR為40 dB相對較高信噪比環(huán)境下來訓練SVM模型，這樣就可以畫出本次分類器訓練出的分類范圍，此時分選準確率為100%，如圖5所示。

圖5 較高信噪比環(huán)境下SVM訓練出的分類范圍Fig.5 Classification regions trained by SVM classification algorithm under a higher SNR

實際情況下噪聲干擾影響可能較大，因此在仿真中將SNR降到20 dB相對較低信噪比，此時使用SVM分類算法分離信號，仿真結果如圖6所示。此時下方兩個較為密集的結合部分信號分選效果稍差，但總體效果較好，此時分選準確率為98.67%，仍可滿足ESM系統(tǒng)雷達信號分選的要求。

圖6 較低信噪比環(huán)境下SVM訓練出的分類范圍Fig.6 Classification regions trained by SVM classification algorithm under a lower SNR

為了提高算法的實時性，除了對代碼進行優(yōu)化、向量化編程等手段外，還可以通過CPU+GPU異構加快Matlab代碼的運行速度，表4將使用通用CPU與CPU+GPU異構服務器實現(xiàn)SVM分類算法的處理時間進行了對比。

表4 通用CPU與CPU+GPU異構服務器實現(xiàn)SVM分類算法的處理時間對比Tab.4 Comparison table of processing time of SVM classification algorithm implemented by general CPU and CPU+GPU heterogeneous server

通過對比可以看出，使用異構服務器架構能夠較快加速SVM分類算法的實現(xiàn)，從而滿足ESM中信號實時分選要求。本文仿真選擇了實時性強、無需先驗條件且在較低SNR環(huán)境下仍能夠確保高分選準確率的SVM分類算法，在實際系統(tǒng)設計中，可以根據(jù)具體需求和環(huán)境選擇不同的算法，特別是在需要實現(xiàn)維度高、迭代次數(shù)多、樣本空間大、在線可編程的雷達偵察信號分選算法時，利用該架構能夠加速算法的實現(xiàn)，而在傳統(tǒng)的FPGA、DSP等處理器上是無法實現(xiàn)的，在通用上能夠實現(xiàn)但實時性較差，因此目前在一些最新的雷達對抗平臺中已經(jīng)開始采用CPU+GPU異構服務器來實現(xiàn)信號的處理。

通過前文對偵察接收和信號處理兩個模塊的設計論證和算法的仿真分析可以看出：級聯(lián)式信道化能夠實現(xiàn)對雷達偵察信號的全概率截獲和高精度測頻并完成信號的實時傳輸，為下一步信號高準確率分選奠定了基礎，從而應對日漸增多的低截獲概率(LPI)雷達的威脅；但也帶來了大吞吐量高速數(shù)據(jù)流實時處理的挑戰(zhàn)，此時便可以利用異構服務器特有的性能優(yōu)勢，在提高信號處理的速度同時，對復雜交錯寬帶雷達偵察信號的大吞吐量高速數(shù)據(jù)流進行實時的數(shù)字化、可編程分選，從而達到快速偵察并精準引導干擾的目的。因此，級聯(lián)式信道化和異構服務器前呼后應、取長補短，從而發(fā)揮該ESM系統(tǒng)組合架構優(yōu)勢。

4 結論

本文提出并論證了一種級聯(lián)式信道化和異構服務器ESM系統(tǒng)組合架構，該架構將級聯(lián)式信道化和異構服務器進行組合搭配、優(yōu)勢互補?；谠摷軜嬘肕atlab對SVM分類算法進行仿真，仿真結果表明：該架構能夠在全概率截獲、高精度測頻、實時性傳輸和簡化工程設計的基礎上，實現(xiàn)對復雜交錯寬帶雷達偵察信號的實時可編程分選；即使在某些情況下不滿足ESM雷達偵察信號處理的強實時性要求，仍然可以在該組合架構的基礎上用先進但又復雜的算法來實現(xiàn)ELINT(電子情報偵察)。該設計思想契合了智能雷達對抗的發(fā)展趨勢，在雷達對抗領域具有一定的研究意義和應用前景。