周 越

(北京林業(yè)大學(xué) 理學(xué)院, 北京 100083)

為主動應(yīng)對新一輪科技革命與產(chǎn)業(yè)變革,教育部高等教育司于2017年在“卓越工程師教育培養(yǎng)計劃”的基礎(chǔ)上發(fā)布了《關(guān)于開展新工科研究與實踐的通知》,旨在深化工程教育改革,推進(jìn)新工科的建設(shè)與發(fā)展,從而適應(yīng)以新技術(shù)、新業(yè)態(tài)、新模式、新產(chǎn)業(yè)為代表的新經(jīng)濟(jì)的要求。就電子信息科學(xué)與技術(shù)專業(yè)來說,要求培養(yǎng)在信息技術(shù)和智能制造產(chǎn)業(yè)鏈中熟悉軟硬件的,系統(tǒng)層面上的綜合創(chuàng)新型工程技術(shù)人才[1]。

課程是人才培養(yǎng)的核心要素,其質(zhì)量直接決定了人才培養(yǎng)質(zhì)量,課程的教學(xué)內(nèi)容和方法要緊跟時代的發(fā)展步伐,與時俱進(jìn)。教育部于2019年出臺了關(guān)于一流本科課程建設(shè)的意見,為課程教學(xué)改革指明了方向。本文結(jié)合新工科的建設(shè)要求和課程定位,對“EDA技術(shù)”課程教學(xué)中存在的主要問題做了剖析,并結(jié)合近年的教學(xué)實踐探討了課程改革的目標(biāo)和具體措施。

1 “EDA技術(shù)”課程的特點

就“EDA技術(shù)”課程而言,EDA(Electrical Design Automation,電子設(shè)計自動化)指以硬件描述語言為邏輯功能的主要表達(dá)方式,以EDA工具軟件為開發(fā)環(huán)境,以大規(guī)?？删幊踢壿嬈骷檩d體的設(shè)計方式。EDA技術(shù)的發(fā)展打破了軟件與硬件之間的壁壘,利用硬件描述語言和高性能的綜合工具,可以用類似開發(fā)軟件的方式開發(fā)硬件。與傳統(tǒng)電子設(shè)計技術(shù)相比,這種新的方法具有投資少、周期短、便于升級、開發(fā)工具智能化等特點,因而在通信、航天、醫(yī)療電子、工業(yè)控制等領(lǐng)域得到了廣泛的應(yīng)用。掌握可編程器件的開發(fā)、應(yīng)用技術(shù)日益成為電子工程師的基本要求。

在北京林業(yè)大學(xué)電子信息科學(xué)與技術(shù)專業(yè)中,“EDA技術(shù)”是專業(yè)核心課程之一,主要教學(xué)內(nèi)容包括EDA集成開發(fā)環(huán)境Quartus Prime和仿真工具M(jìn)odelsim的使用,基于硬件描述語言VHDL和Verilog HDL的電子系統(tǒng)設(shè)計。從形式上看教學(xué)內(nèi)容偏重于軟件,但本質(zhì)上又是描述和開發(fā)硬件,這決定了“EDA技術(shù)”是一門軟硬結(jié)合,工程性、綜合性和實踐性都很強(qiáng)的課程。

2 課程存在的問題

與數(shù)電、模電等相比,“EDA技術(shù)”是一門開設(shè)較晚的課程,在很多方面尚無成熟的模式可循,經(jīng)過近年的教學(xué)實踐,在教學(xué)內(nèi)容和組織等方面都暴露出一些問題。

2.1 教學(xué)內(nèi)容選擇不夠合理

硬件描述語言的使用是“EDA技術(shù)”課程的核心部分。目前最常用的兩種硬件描述語言是VHDL和Verilog HDL,國內(nèi)院校在制訂該課程的教學(xué)大綱時,或者兼修兩種語言,或者選擇其中一種講授。北京林業(yè)大學(xué)以往采用的是第一種方案,兩種語言各分配10學(xué)時左右。但在總學(xué)時并不充裕的條件下,平均分配學(xué)時使得兩個章節(jié)的教學(xué)時間都很有限,只能介紹比較基礎(chǔ)的內(nèi)容,結(jié)果學(xué)生對兩種硬件描述語言的掌握都難以達(dá)到解決實際問題的程度。這種“概論”式的講法無疑與專業(yè)核心課程的定位是不匹配的。

2.2 教學(xué)內(nèi)容組織不符合認(rèn)知規(guī)律

在現(xiàn)有的教材中,硬件描述語言的章節(jié)基本上是遵循語法本身的知識結(jié)構(gòu)來組織的,即先說明文字規(guī)則,然后講授數(shù)據(jù)對象和各類運(yùn)算符,最后介紹各種語句的格式和功能。這種編排方式的優(yōu)點是條理清楚,結(jié)構(gòu)完整,便于學(xué)生隨時查閱,但這種以語法為主線,過度側(cè)重介紹語法本身的講法并不合乎語言學(xué)習(xí)的認(rèn)知規(guī)律。從教學(xué)實踐看,脫離實際應(yīng)用場景,專門記憶大量語法規(guī)則,學(xué)習(xí)效率很低。即使能勉強(qiáng)記住,也只適合應(yīng)付書面考試,難以靈活運(yùn)用解決實際問題。此外,規(guī)則性的內(nèi)容羅列過多,也使課堂教學(xué)像復(fù)述一本流水賬,較為枯燥乏味,無法激發(fā)學(xué)生的學(xué)習(xí)興趣。

2.3 實踐教學(xué)環(huán)節(jié)薄弱

作為一門實踐性很強(qiáng)的課程,實踐環(huán)節(jié)是“EDA技術(shù)”課程極為重要的組成部分。從EDA開發(fā)工具的使用到硬件描述語言的編程開發(fā),都是需要大量上機(jī)操作才能真正掌握的。從國內(nèi)電子類強(qiáng)校開設(shè)的同類課程來看,實驗與理論學(xué)時的比例通常為1∶1到1∶2[2],且近年來實驗學(xué)時所占的比例是趨向增加的。以往北京林業(yè)大學(xué)開設(shè)的“EDA技術(shù)”課程只有6個實驗學(xué)時,不足理論學(xué)時的四分之一,這使課時不足的問題十分突出。在必要的講解之后,往往時間已所剩無幾,只能安排幾個非?；A(chǔ)的實驗,且以驗證性實驗為主,達(dá)不到必要的訓(xùn)練強(qiáng)度。此外,部分更適合在實驗學(xué)時中講授的內(nèi)容如EDA工具軟件的使用,被迫放在理論學(xué)時中進(jìn)行,但學(xué)生在普通教室中只能單純觀看教師演示,無法跟隨示范動手操作,下課后對操作步驟只有一個粗略的印象,當(dāng)自己上機(jī)時很難順利上手。

2.4 實驗設(shè)備與實際需求脫節(jié)

傳統(tǒng)上,EDA的實驗主要在各型教學(xué)實驗箱上完成。目前市場上常見的教學(xué)實驗箱產(chǎn)品通常在設(shè)計上一味貪大求全,結(jié)構(gòu)復(fù)雜,價格昂貴,實際并不切合本科教學(xué)的需要。相當(dāng)一部分功能在整個使用年限內(nèi)很少能用到。實驗箱本身的體積和重量較大,儲存、攜帶、分發(fā)都不夠便利,也不太適合借給學(xué)生在課下練習(xí)。特別是,EDA教學(xué)實驗箱的報價普遍較高且換代周期較短,由于經(jīng)費(fèi)限制每次一般只能采購十余臺,這樣即使采用分班上課的形式也只能兩個或者更多學(xué)生合用一臺設(shè)備。從實踐看,在入門階段采用這種分組的形式,并不能起到共同提高、提升協(xié)作能力的作用,往往是自覺性較好的學(xué)生唱獨(dú)角戲,自覺性差的學(xué)生搭便車過關(guān),無從保證教學(xué)效果。

3 教學(xué)改革的思路和措施

新工科人才培養(yǎng)的要求迫切需要對現(xiàn)有課程進(jìn)行改革。除設(shè)立新專業(yè)外,目前各高校普遍在傳統(tǒng)電子類專業(yè)中增加了大數(shù)據(jù)、物聯(lián)網(wǎng)、人工智能等新興領(lǐng)域的選修課程。但是沒有基礎(chǔ)課程的支撐,學(xué)習(xí)任何新技術(shù)都是無本之木。如何在總學(xué)時大體不變的條件下加入前沿課程,同時保證教學(xué)效果,是制訂專業(yè)課程體系時面臨的挑戰(zhàn)。這要求協(xié)調(diào)各門課程的分工與合作,精簡重復(fù)性內(nèi)容,激發(fā)學(xué)生的自主性學(xué)習(xí),并將工程實踐和創(chuàng)新能力的培養(yǎng)貫穿于整個課程體系?；谶@些考慮,我們對“EDA技術(shù)”課程做了如下改革。

3.1 調(diào)整教學(xué)安排

1)增加實踐環(huán)節(jié)學(xué)時

在新版的教學(xué)大綱中,“EDA技術(shù)”的實驗課時由6個調(diào)整到14個,并根據(jù)理論課的進(jìn)度分配到5個教學(xué)周中。這樣,EDA工具軟件的使用相關(guān)章節(jié)可以改在實驗室中講授,便于學(xué)生跟隨教師操作練習(xí)。實驗內(nèi)容方面,在保留原有驗證性實驗的基礎(chǔ)上,增加2～4個設(shè)計性實驗。通過這些調(diào)整,顯著改善了實踐環(huán)節(jié)內(nèi)容單薄,訓(xùn)練不足的問題。

2)借鑒翻轉(zhuǎn)課堂,挖掘?qū)W生課余時間

增加學(xué)時數(shù)只是部分地解決了學(xué)時緊張的問題,課時的調(diào)整涉及整個培養(yǎng)方案的協(xié)調(diào),受到各種客觀因素的限制,因此還應(yīng)適當(dāng)挖掘?qū)W生的課余時間。對此筆者借鑒了“翻轉(zhuǎn)課堂”的教學(xué)模式[3]。即學(xué)生在課前利用教師提供的各種資料自主學(xué)習(xí)必要的背景知識,完成源程序的編寫、仿真和初步的硬件測試;在課堂上教師組織學(xué)生以討論的形式交流實驗設(shè)計思路、實驗心得和改進(jìn)方向等,協(xié)助處理學(xué)生未能獨(dú)立解決的問題,并就學(xué)生在實驗中出現(xiàn)的共性問題進(jìn)行重點講解;學(xué)生在課后繼續(xù)改進(jìn)完善實驗設(shè)計并撰寫實驗報告。

3.2 完善教學(xué)內(nèi)容

1)從實際出發(fā)選擇和組織教學(xué)內(nèi)容

“EDA技術(shù)”課程的一個主要教學(xué)目標(biāo)是使學(xué)生初步具備使用硬件描述語言對數(shù)字邏輯電路建模和驗證的能力。在課時有限的條件下,要達(dá)到這一目標(biāo),兩種硬件描述語言應(yīng)當(dāng)有所側(cè)重。從社會需求看,國內(nèi)外大部分企業(yè)單位中設(shè)計開發(fā)以Verilog HDL為主,VHDL只在科研院所和軍工領(lǐng)域中相對普遍一些,以Verilog HDL為主要學(xué)習(xí)對象更符合農(nóng)林院校電子專業(yè)的定位。從學(xué)習(xí)難度看,VHDL是強(qiáng)類型語言,語法嚴(yán)格,代碼較長,初學(xué)者不易上手;Verilog HDL語法相對簡單自由,代碼風(fēng)格接近學(xué)生比較熟悉的C語言,學(xué)習(xí)的門檻要低得多,更適合作為入門的硬件描述語言?；谶@兩點考慮,筆者對教學(xué)內(nèi)容做了如下調(diào)整:將教材中第四章Verilog HDL的講授時間提到第三章VHDL之前,并且用15～16個學(xué)時的時間精講。由于兩種硬件描述語言的語法存在很多共通之處,學(xué)生在掌握Verilog HDL之后,再學(xué)習(xí)VHDL的難度會大大降低。利用剩余的4～5學(xué)時扼要地介紹VHDL,即可讓學(xué)生具備通讀VHDL代碼的能力。通過這些調(diào)整,使教學(xué)內(nèi)容符合從易到難的學(xué)習(xí)規(guī)律,也更切合社會的實際需求。

2)補(bǔ)充教材中講解不細(xì)致的要點和難點

學(xué)生以往所學(xué)習(xí)的計算機(jī)語言只要代碼符合語法規(guī)則,都是可以編譯通過的。硬件描述語言用于描述數(shù)字電子系統(tǒng),其代碼經(jīng)過邏輯綜合等設(shè)計處理步驟,將轉(zhuǎn)化成反映電路具體結(jié)構(gòu)的門級網(wǎng)表。由于綜合器的性能,以及硬件的可實現(xiàn)性等客觀因素限制,可以邏輯綜合的代碼只是硬件描述語言全部語法的一個子集,即使代碼合乎語法規(guī)則,也可能是不可綜合的。目前的教材往往對可綜合性的要求言之不詳,學(xué)生即使認(rèn)真研讀教材,有時也難以找出編譯不通的原因。針對這種情況,筆者總結(jié)了在實踐中非常普遍,而教材中未提及或一筆帶過的規(guī)則和技巧,并添加到教學(xué)課件中。例如,描述一個帶有異步清零功能的時序邏輯電路模塊是設(shè)計中很常見的問題。異步清零信號本身是一個電平敏感信號,按照教材中介紹的規(guī)則在敏感信號列表中沒有posedge/negedge修飾。但可綜合性要求同一敏感信號列表中的所有信號必須都有或者都沒有修飾,如果沒有修飾,就不能和有修飾的時鐘并列;可綜合性還要求不能在兩個always塊中對同一變量賦值,因此也不能把時鐘和清零信號放在不同的always塊中。正確的寫法是:形式上要把異步清零信號加上posedge/negedge修飾,在always塊內(nèi)部通過合理安排if語句的分支條件可以實現(xiàn)電平敏感的實際效果。只有讓學(xué)生清晰地了解這些特殊規(guī)則,才能寫出合乎規(guī)范的代碼。

3)重構(gòu)實踐教學(xué)內(nèi)容

提升學(xué)生的工程實踐能力是課程教學(xué)改革的一個核心內(nèi)容,在解決了學(xué)時過少的問題之后,下一步要做的是結(jié)合專業(yè)培養(yǎng)目標(biāo)重構(gòu)實踐教學(xué)內(nèi)容。作為學(xué)生熟悉EDA工具軟件使用和開發(fā)流程的必要步驟,原有的基礎(chǔ)驗證性實驗酌情保留,在此基礎(chǔ)上增加設(shè)計性實驗。對于后者,采用項目教學(xué)法來組織是比較理想的方法[4],即在教師的指導(dǎo)下,由學(xué)生自主完成相對獨(dú)立的項目,涵蓋資料調(diào)研、項目方案的制定和具體實施等內(nèi)容。

布置合理的實驗項目是項目教學(xué)法成功的關(guān)鍵,筆者在設(shè)計實驗項目時,主要遵循以下幾個原則:

(1) 難度和規(guī)模適中。實驗項目應(yīng)該是多數(shù)學(xué)生經(jīng)過必要的努力之后,在合理的時間內(nèi)可以完成的。為了照顧不同層次的學(xué)生,可以將實驗項目設(shè)計要求分為基本要求和擴(kuò)展要求,后者在有余力的條件下完成。這樣既可以達(dá)到訓(xùn)練目的,又不會打擊學(xué)生的學(xué)習(xí)熱情和信心。

(2) 典型性。實驗項目的主體應(yīng)該是電子系統(tǒng)中具有較大實用價值的典型模塊,便于與電子設(shè)計競賽、大創(chuàng)和畢業(yè)設(shè)計等環(huán)節(jié)銜接。

(3) 綜合性。從結(jié)構(gòu)上說,實驗項目應(yīng)該是一個由多個子模塊構(gòu)成的系統(tǒng),使學(xué)生掌握基本的層次化設(shè)計技術(shù)。同時,項目應(yīng)該盡可能覆蓋課程的重要知識點,學(xué)生在完成實驗的過程中,也對理論課所學(xué)內(nèi)容做了復(fù)習(xí)和鞏固。

(4) 結(jié)果便于觀察。實驗項目的運(yùn)行結(jié)果應(yīng)該是可以在七段數(shù)碼管、蜂鳴器和示波器等設(shè)備上展示的。成果清晰直觀,可以使學(xué)生在完成之后更有成就感,同時也便于教師檢查驗收。

當(dāng)然,項目內(nèi)容還必須是現(xiàn)有開發(fā)板上的硬件資源所支持的。UART和SPI串行通信、PWM調(diào)制、DDS,頻率測量等都是在中小型開發(fā)板上可以實現(xiàn)的典型應(yīng)用技術(shù)。

例如, UART串行通信是單片機(jī)技術(shù)課程的教學(xué)內(nèi)容之一,但側(cè)重于相關(guān)的軟件開發(fā),學(xué)生在學(xué)習(xí)后對UART的理解局限于面向程序員的抽象模型。在完成對UART的硬件描述語言建模后,可使學(xué)生獲得對底層硬件的工作過程的深入理解。

仿真和驗證是EDA開發(fā)的重要環(huán)節(jié),作為初學(xué)者學(xué)生一般更喜歡用Quartus Prime自帶的波形編輯工具創(chuàng)建激勵信號,并通過觀察仿真波形驗證設(shè)計的正確性。這種方式簡便易行,但只能做初級的仿真,應(yīng)使學(xué)生初步掌握在Modelsim中利用Verilog測試平臺仿真的方法。例如,對UART接收模塊,可以要求學(xué)生用測試平臺產(chǎn)生測試激勵信號,實現(xiàn)接收數(shù)據(jù)與測試數(shù)據(jù)的自動比較并給出問題報告。

將基本模塊的功能適當(dāng)組合,即可構(gòu)造有一定綜合性的實驗項目。例如,以PWM方式產(chǎn)生不同頻率的方波信號驅(qū)動蜂鳴器可以產(chǎn)生各種音調(diào)作為簡易音樂播放器;與UART模塊結(jié)合可以實現(xiàn)在計算機(jī)中輸入音符文件,在開發(fā)板上播放的功能;添加七段數(shù)碼管譯碼和驅(qū)動模塊可以實現(xiàn)音符的實時顯示;如學(xué)生有興趣和余力,還可以自行添加音樂存儲和回放等功能。

3.3 改進(jìn)教學(xué)方法

1)以案例為中心組織教學(xué)

按照認(rèn)知規(guī)律,學(xué)習(xí)計算機(jī)語言的一般過程可以概括為“讀”“仿”“造”[5]。即先通過讀懂別人的代碼,初步領(lǐng)會編程思路和語法規(guī)則,然后在模仿和局部修改別人程序的基礎(chǔ)上,嘗試編寫功能相近的程序,最終做到根據(jù)具體需求自如地開發(fā)各種程序。學(xué)習(xí)者在閱讀、模仿示例程序和上機(jī)調(diào)試的過程中,自然而然地掌握常用的語法結(jié)構(gòu),即使再專門學(xué)習(xí)語法知識,也是在此基礎(chǔ)上的規(guī)范化和系統(tǒng)化。因此,應(yīng)該從對示例程序的解讀入手組織教學(xué)。教材中雖然也提供了一些例子,但這些程序段大都是為說明語法本身的功能服務(wù)的,總體過于簡單。硬件描述語言中的語句(特別是順序語句)與其他高級語言差別并不大,對已有一定的計算機(jī)語言基礎(chǔ)的學(xué)生來說,這些例子的示范作用很有限。當(dāng)學(xué)生嘗試編寫面向?qū)嶋H問題的程序時,由于復(fù)雜度陡然增大,往往感到無從措手。這就要求示例程序具備必要的規(guī)模和深度,同時應(yīng)盡可能地體現(xiàn)硬件描述語言區(qū)別于一般高級語言的特點。例如,并行結(jié)構(gòu)是硬件描述語言的一個重要特性,也是學(xué)生經(jīng)常不能很好領(lǐng)會的。如果用包含多個并行結(jié)構(gòu)(VHDL中的進(jìn)程或Verilog HDL中的always塊),且并行結(jié)構(gòu)之間存在通信的程序作為示例,就可以讓學(xué)生更好地理解和掌握這個知識點。

2)為學(xué)生提供在線指導(dǎo)

2020年上半年的疫情迫使全部課程教學(xué)改在線上進(jìn)行,現(xiàn)在雖已恢復(fù)正常教學(xué)秩序,但以微信群、QQ群等方式加強(qiáng)師生間的溝通仍然是有益的。學(xué)生作為初學(xué)者在課下做實驗的過程中經(jīng)常會遇到各種調(diào)試不通的情況,如果能提供及時的指導(dǎo),可以避免學(xué)生長時間卡在某個特定的問題上,大大提升效率。學(xué)生一般習(xí)慣于單獨(dú)向教師提問而不是將問題直接發(fā)到群里,QQ群允許非好友成員發(fā)起臨時會話,相比微信更適合作為師生間在線交流的平臺。特別是,EDA工具軟件在使用中的一些問題很難只通過文字交流解決,QQ提供了完善的遠(yuǎn)程協(xié)助功能,教師可以通過遠(yuǎn)程桌面直接操作學(xué)生的電腦,實時解決學(xué)生遇到的難題。

3.4 更新實驗器材

翻轉(zhuǎn)課堂的教學(xué)模式要求學(xué)生在課下具備必要的實驗條件。筆記本電腦在學(xué)生中的普及率接近100%,設(shè)計輸入、設(shè)計處理和仿真等環(huán)節(jié)均可在學(xué)生的個人電腦上完成;利用Quartus Prime內(nèi)置的嵌入式邏輯分析儀,在計算機(jī)屏幕上即可觀察信號波形,基本可以滿足各種調(diào)試任務(wù)。需要學(xué)院提供的主要是以可編程邏輯器件為核心的硬件開發(fā)環(huán)境,而傳統(tǒng)的試驗箱并不適應(yīng)這一角色。近年出現(xiàn)的“口袋實驗室”打破了傳統(tǒng)實驗室的時限性和封閉性,使學(xué)生隨時隨地進(jìn)行實驗成為可能[6]。“口袋實驗室”本質(zhì)上是將實驗儀器設(shè)備微型化,方便學(xué)生隨身攜帶,甚至可以放在口袋中。以STEP MAX10-02 FPGA開發(fā)板為例,集成了按鍵、撥碼開關(guān)、三色LED燈、七段數(shù)碼管、LCD顯示屏、AD/DA轉(zhuǎn)換器、串口、蜂鳴器、溫度傳感器等資源,而主板僅5×2 cm,加上擴(kuò)展板也只有半個手掌大小。開發(fā)板上自帶配置芯片,無需另備USB-Blaster下載器,利用手機(jī)通用的數(shù)據(jù)線連接電腦和開發(fā)板即可實現(xiàn)編程配置。其低于300元的價格只有傳統(tǒng)教學(xué)實驗箱的十分之一左右,利用較少的經(jīng)費(fèi)即可實現(xiàn)學(xué)生人手一臺。在開課后將開發(fā)板下發(fā)給學(xué)生,學(xué)生就可以在課余靈活安排時間進(jìn)行各種實驗,結(jié)課后再將開發(fā)板回收。

3.5 優(yōu)化考核方式

“EDA技術(shù)”課程的總評成績由平時成績和期末考試組成,以往由于實驗學(xué)時有限,平時成績所占的比重較低,且側(cè)重于實驗課的考勤情況,難以全面評估學(xué)生的學(xué)習(xí)情況和綜合能力。針對這種情況對課程考核方式做了若干調(diào)整,力圖兼顧公平性、客觀性和有效性。其一是在期末試卷中減少對基本概念、語法規(guī)則等記憶性內(nèi)容的直接考查,相應(yīng)增加綜合分析類題目的比重,從而杜絕了依靠考前突擊復(fù)習(xí),死記硬背輕松過關(guān)的可能性。其二是加強(qiáng)對實踐環(huán)節(jié)的考核。如何客觀評價學(xué)生在實踐環(huán)節(jié)的總體表現(xiàn)是一個難點,教師在較短的學(xué)時內(nèi)觀察幾十名學(xué)生的實驗情況并分別給出客觀性強(qiáng)的表現(xiàn)分不具備可操作性,因此仍以實驗結(jié)果和實驗報告的撰寫情況作為主要評分依據(jù)。實驗結(jié)果根據(jù)設(shè)計目標(biāo)的完成情況給出相應(yīng)分?jǐn)?shù);對實驗報告則結(jié)合完整性、規(guī)范性和個人創(chuàng)見等方面做出綜合評價。為了盡可能消除靠抄襲、搭便車獲得高分的情況,實驗報告一律提交到自帶查重功能的“課堂派”平臺;以小組為單位完成的實驗,要求學(xué)生在撰寫實驗報告時突出個人完成的部分并重點考查,從而確?？己私Y(jié)果的公平公正。

4 課程教學(xué)改革的成效

4.1 提升了課堂教學(xué)效果

通過優(yōu)化教學(xué)內(nèi)容和方法,改善了以往課堂教學(xué)內(nèi)容枯燥、氣氛沉悶、效率低下的問題。在圍繞典型性案例分析和探究的過程中,學(xué)生的注意力普遍較為集中,而且能夠針對其中的問題展開積極的討論。近幾年“EDA技術(shù)”課程的課堂教學(xué)評價由87分左右提升到92分以上,說明學(xué)生總體上對教學(xué)改革的結(jié)果是滿意的。

4.2 提升了學(xué)生的編程能力

以往由于訓(xùn)練量不足,學(xué)生通常閱讀程序的能力尚可,而一旦自己動筆,各種低級問題就層出不窮。書面考試受評分標(biāo)準(zhǔn)的客觀性所限,程序類題目以程序補(bǔ)全為主,并不需要學(xué)生從頭寫完整的程序,即使如此,以往這一部分的得分率也只有40%左右。教學(xué)改革后,學(xué)生通過由淺入深,從易到難的訓(xùn)練,編程能力得到明顯提升。反映到測試中,在難度大體相當(dāng)?shù)臈l件下,程序題的平均得分率提高到70%以上。

4.3 提高了學(xué)生的工程實踐能力

以往受課時限制,實踐環(huán)節(jié)以驗證性實驗為主,按照說明的步驟操作即可得到結(jié)果,對提升解決實際應(yīng)用問題能力的幫助有限。通過教學(xué)改革,學(xué)生在教師指導(dǎo)的基礎(chǔ)上,自主進(jìn)行資料查閱、方案選擇、程序開發(fā)、系統(tǒng)調(diào)試,完成有一定綜合性和實用性的實驗項目。從結(jié)果看,學(xué)生一般都能較好地實現(xiàn)基本要求,部分基礎(chǔ)好的還能在擴(kuò)展要求之外,進(jìn)一步加上個人發(fā)揮的部分。在近年的畢業(yè)設(shè)計和電子類學(xué)科競賽中,基于FPGA方案的設(shè)計多次獲得校級優(yōu)秀畢業(yè)設(shè)計、北京賽區(qū)二等獎等獎項,體現(xiàn)了學(xué)生工程實踐與創(chuàng)新能力的提升。

5 結(jié)語

“EDA技術(shù)”作為電子信息類專業(yè)的核心課程,是卓越工程師培養(yǎng)中的一個重要環(huán)節(jié)。當(dāng)前技術(shù)市場與人才市場對EDA 的需求日益增長,凸顯了加強(qiáng)課程建設(shè)的必要性和緊迫性。在對“EDA技術(shù)”課程教學(xué)中存在的問題做具體分析的基礎(chǔ)上,通過重組和優(yōu)化教學(xué)內(nèi)容,在實踐環(huán)節(jié)引入翻轉(zhuǎn)課堂和項目制模式等舉措,在提升課堂教學(xué)效果,提高學(xué)生創(chuàng)新和工程實踐能力等方面取得了階段性成效。電子設(shè)計自動化是目前發(fā)展迅速的領(lǐng)域,只有與時俱進(jìn),不斷對課程的教學(xué)內(nèi)容和方法進(jìn)行改革和創(chuàng)新,才能培養(yǎng)切合社會需要的專業(yè)技術(shù)人才。